延長ADC使用壽命的節(jié)能技術(shù)

對于ADC #1而言，8.3mW的有功功率部分所對應(yīng)的有功時間僅為5.3s(每次轉(zhuǎn)換333ns，16次轉(zhuǎn)換)，其6W的待機/關(guān)斷功率所對應(yīng)的關(guān)斷時間為1ms的剩余部分(994.7s)。其平均功率為[(有功功率×有功時間) + (關(guān)斷功率×關(guān)斷時間)]/總周期時間，這個公式可以得出有效吞吐率為1ksample/s，平均功率為50W。

ADC #2與ADC #1類似，但是ADC #2的最高采樣率為1Msample/s。有功功率為6mW，有功時間為16s(每次轉(zhuǎn)換1s)，關(guān)斷功率為6W，關(guān)斷時間為984s，從而得出其平均功率為ADC #1的平均功率的兩倍。

ADC #3采用低速內(nèi)核，其最高采樣率為300ksample/s。功耗只有4.65mW，但是16次采樣轉(zhuǎn)換的時間為53s(比ADC #1長10倍)，關(guān)斷功率為15W，關(guān)斷時間為947s。因此，ADC #3的平均功率為260.7W，比ADC #1的平均功率高5倍。

突發(fā)模式處理的一個潛在不足是可能需要具有更快時鐘速率的微控制器或FPGA。另一個不足是需要關(guān)斷和開啟電壓參考。如果ADC有內(nèi)部基準(zhǔn)，則需要一段時間(一般>100 s)上電和穩(wěn)定，然后ADC才能提供其有保證的線性度規(guī)格。

對于以突發(fā)模式工作且ADC外接一個電壓參考的應(yīng)用，該基準(zhǔn)源可以隨時上電。這種電壓參考僅耗費極小的功率，例如MAX6029的串聯(lián)型電壓參考，僅消耗5.25A(最大值)的功率。預(yù)置電壓輸出包含2.048、2.5、3、3.3、4.096和5V。這些基準(zhǔn)電壓幾乎與所有的ADC都能很好地匹配。例如，2.048V的基準(zhǔn)電壓僅需要15.75W的額外平均功率。

較低的采樣率

大多數(shù)ADC數(shù)據(jù)手冊都指定了兩種情況下的電源電流：最高采樣率和斷電模式。了解這些數(shù)據(jù)點很有好處，但是許多系統(tǒng)都是在低于最高采樣率的情況下運行ADC。此時，研究電源電壓如何隨采樣率變化很有幫助。

讓我們研究一下圖2中300ksample/s ADC采用3V電源供電(圖3)時的電源電流與采樣率關(guān)系圖。采樣率為300ksamples/s時的功耗為3V×0.62mA = 1.86mW，但采樣率為100ksamples/s時僅為1.26mW，可以節(jié)省32%的功率。

SAR ADC通過在轉(zhuǎn)換時上電并在轉(zhuǎn)換之間掉電，可以在較低的采樣率下大幅節(jié)能。大多數(shù)SAR ADC都有差不多的功耗，但是如果有些內(nèi)部電路在轉(zhuǎn)換之間保持有源工作狀態(tài)，節(jié)能幅度就可能不那么顯著。在任何情況下，最好都查看一下SAR ADC數(shù)據(jù)手冊上的典型電源電流與采樣率的曲線。

SAR ADC與ΔΣ ADC

較低的電源電流和采樣率是SAR ADC獨有的特性。主要用于精密應(yīng)用的其它類型的ADC是ΔΣ ADC。這種ADC在較低的輸出速率下通常不能實現(xiàn)節(jié)能，因為ΔΣ調(diào)制器可以通過對輸出信號進(jìn)行過采樣然后將結(jié)果平均，從而實現(xiàn)高精度。另一方面，SAR ADC的采樣電路并非連續(xù)運行。每一次采樣時，它都獲取一個模擬輸入 “快照”。

以較低輸出速率運行ΔΣ ADC無法實現(xiàn)節(jié)能(請參見“Lower-Power Delta-Sigma Design”) 。但是這種ADC可以提供較低的平均噪聲和更好的有效分辨率。比如，MAX11200 24位ΔΣADC就可以提供最大值低于1mW的低功耗和23位以上的高有效分辨率。可以通過改變輸出速率和過采樣率，在較低輸出速率下實現(xiàn)較高的有效分辨率。

MAX11200在2.4576MHz或2.048MHz內(nèi)部振蕩器上工作時，可以在120samples/s的采樣率下實現(xiàn)21.7位有效分辨率，在10samples/s采樣率下實現(xiàn)23.6位有效分辨率。不過，可以通過軟件控制提供多個采樣率以及最終的無噪聲分辨率(NFR)、有效分辨率和RMS噪聲(參見表1)。