基于LEON3處理器動態(tài)圖像邊緣檢測的SoC設(shè)計

圖4給出了基于APB外圍低速總線所設(shè)計的圖像邊緣檢測IP核的外部接口信號圖。由圖中可知，此IP核的接口信號可分為：

①系統(tǒng)時鐘與復(fù)位信號：是整個LEON3架構(gòu)所共用的時鐘信號和復(fù)位信號，而iCLK_50是由外部直接引入的頻率為50MHz的時鐘，未經(jīng)過PLL處理。

②IP核控制信號：主要實現(xiàn)IP核的觸發(fā)功能和結(jié)束功能。

③APB總線的輸入信號和輸出信號：此信號主要用于APB總線控制、IP核選擇、IP核使能等，其中包括對IP核內(nèi)部寄存器的設(shè)置都是通過APB總線信號來完成的。

④D5M攝像頭輸入信號和輸出信號：此信號主要完成對D5M攝像頭的配置以及數(shù)據(jù)采集。

⑤LTM顯示器輸入信號和輸出信號：此信號用于對LTM顯示器的配置。由于基于APB總線的IP核集成D5M攝像頭、LTM顯示器和邊緣檢測算法于一體，所以外部接口信號相對較多。但就APB總線本身而言，其信號并不多，這也是基于APB總線的設(shè)計方法相對簡單的原因。

3.3 自定義IP核的結(jié)構(gòu)設(shè)計

有關(guān)“基于APB外圍低速總線圖像檢測IP核的實現(xiàn)基本思想部分”略——編者注。

基于APB總線的IP核框架結(jié)構(gòu)如圖5所示。

4 實驗結(jié)果

4.1 動態(tài)圖像邊緣檢測算法硬件實現(xiàn)仿真與分析

文中首先利用Matlab驗證局域熵邊緣檢測算法設(shè)計的正確性，然后采用Verilog HDL硬件描述語言編寫圖像邊緣檢測算法，在算法實現(xiàn)過程中，為提高算法的性能，采用了Quartus II中自帶的DSP加速宏模塊。同時，為驗證仿真算法的正確性，編寫Testbench系統(tǒng)測試文件，對其進(jìn)行仿真驗證，圖6為局域熵邊緣檢測算法的硬件仿真時序圖。

從圖6中，可以看到3×3窗口產(chǎn)生的過程，L1～L3為采用片上緩存的方法實現(xiàn)的三行數(shù)據(jù)的同步。X1～X9對應(yīng)3×3窗口中的9個像素點。圖中最終的數(shù)據(jù)輸出是有一定時延的，這是由于算法中存在大量的乘加運算和浮點數(shù)運算造成的。

在實現(xiàn)算法的同時，考慮到所選芯片提供了可用于加速算術(shù)運算的DSP模塊，于是為了加速算法的處理速度，在算法實現(xiàn)過程中，加入了大量的DSP加速處理模塊，如乘加器，浮點除法器等。表1給出了用硬件語言實現(xiàn)上述算法所使用的芯片資源情況。表2給出了該算法對DSP加速模塊的使用情況。

4.2 動態(tài)圖像邊緣檢測SoC系統(tǒng)性能測試

測試采用的硬件開發(fā)平臺為FPGA CycloneIIEP2C70F896C6N，Quartus II版本為10.0(32位)，LEON3開發(fā)包版本為grlib-gp1-1.0.22-b4095.zip。D5M攝像頭工作在25MHz頻率，所采集的圖像分辨率為400×240，R、G、B每種色彩以10-bit二進(jìn)制數(shù)據(jù)表示，D5M攝像頭每秒采集22～25幀圖像。LTM顯示屏的顯示分辨率為400×240，工作在33MHz頻率。

表3為測試得到的片上資源使用情況。圖7為文中設(shè)計的動態(tài)圖像邊緣檢測SoC系統(tǒng)工作實物圖。從其結(jié)果可以分析得到，文中設(shè)計的動態(tài)圖像邊緣檢測SoC占據(jù)的片上資源在可以接受的范圍內(nèi)。

且由實際測試可知，在外界環(huán)境適中的條件下，系統(tǒng)可以得到很好的圖像邊緣檢測效果。但由于圖像的分辨率較大，而邊緣檢測算法中所采用的窗口為3×3，相對于圖像來說較小，所以圖像上的一些小的陰影區(qū)域也會被檢測出來，形成陰影區(qū)域干擾，影響圖像的邊緣檢測效果。但總體來說，實現(xiàn)了動態(tài)圖像邊緣提取的最終目的。

結(jié)語

本文介紹了基于LEON3開源軟核處理器的動態(tài)圖像邊緣檢測SoC設(shè)計。

實驗結(jié)果表明該SoC系統(tǒng)工作正常，可以實現(xiàn)每秒22～25幀，最佳分辨率為400×240和640×480的動態(tài)圖像邊緣檢測功能，平均數(shù)據(jù)延時在70～80個系統(tǒng)時鐘。系統(tǒng)具有很好的可移植性與可配置性，占用資源少，速度快，具有廣泛的應(yīng)用前景。