新聞中心

EEPW首頁(yè) > 測(cè)試測(cè)量 > 設(shè)計(jì)應(yīng)用 > 應(yīng)用高帶寬示波器表征GDDR5數(shù)據(jù)抖動(dòng),確保有效的數(shù)據(jù)傳輸

應(yīng)用高帶寬示波器表征GDDR5數(shù)據(jù)抖動(dòng),確保有效的數(shù)據(jù)傳輸

作者: 時(shí)間:2013-11-23 來源:網(wǎng)絡(luò) 收藏
(Graphics Double Data Rate,圖形雙倍數(shù)據(jù)速率存儲(chǔ)接口,第5版)動(dòng)態(tài)隨機(jī)存取圖形卡存儲(chǔ)技術(shù)已應(yīng)用于主流移動(dòng)和游戲用戶的高性能GPU(圖形處理器)。最新的 技術(shù)可提供5Gb/s或更高的數(shù)據(jù)速率。高數(shù)據(jù)速率條件下,測(cè)量是了解抖動(dòng)對(duì)數(shù)據(jù)有效窗口影響的重要手段。測(cè)量并了解抖動(dòng)分量可以讓設(shè)計(jì)人員盡可能減少整個(gè)系統(tǒng)設(shè)計(jì)的抖動(dòng),以確保有效且精確的。需要分離讀和寫操作從而分別進(jìn)行數(shù)據(jù)有效窗口分析。的設(shè)計(jì)包括自由運(yùn)行的數(shù)據(jù)時(shí)鐘(WCK)、很小的數(shù)據(jù)單位間隔以及的非常小的讀/寫數(shù)據(jù)與WCK之間可分辨時(shí)間偏移,因此識(shí)別讀/寫數(shù)據(jù)以進(jìn)行測(cè)量十分困難且耗時(shí)。高帶寬或混合信號(hào)是兩類常用的測(cè)量設(shè)備。本文將介紹僅使用高帶寬4個(gè)通道的新型GDDR5數(shù)據(jù)抖動(dòng)測(cè)量技術(shù)。

抖動(dòng)對(duì)GDDR5數(shù)據(jù)的影響

GDDR5 SGRAM傳輸數(shù)據(jù)使用自由運(yùn)行差分前向時(shí)鐘(WCK/WCK#),并在前向WCK的兩個(gè)邊沿上分別寄存并驅(qū)動(dòng)輸入和輸出數(shù)據(jù),以用于讀和寫訓(xùn)練。讀/寫訓(xùn)練支持?jǐn)?shù)據(jù)定時(shí)和幅度電平裕量?jī)?yōu)化。盡管JEDEC標(biāo)準(zhǔn)沒有相關(guān)規(guī)定,普遍觀點(diǎn)認(rèn)為表征抖動(dòng)特性是在如此高的數(shù)據(jù)速率傳輸條件下的重要測(cè)量任務(wù)。導(dǎo)致GDDR5系統(tǒng)產(chǎn)生抖動(dòng)的原因,例如碼間干擾(ISI)、串?dāng)_、占空比失真(DCD)等,這些都會(huì)限制圖形卡以及存儲(chǔ)器控制器與DRAM接口的性能。

抖動(dòng)是指信號(hào)跳變邊沿與理想時(shí)間的偏差。隨著數(shù)據(jù)速率的提升,定時(shí)裕量日趨嚴(yán)格,甚至每一皮秒的裕量都變得更為重要。高速據(jù)速率時(shí)代,微小的抖動(dòng)都可能導(dǎo)致讀寫數(shù)據(jù)的數(shù)據(jù)有效窗口關(guān)閉,最終增加比特誤碼率和數(shù)據(jù)采樣誤差。

在高數(shù)據(jù)速率(例如5Gb/s或以上)條件下,數(shù)據(jù)有效窗口非常小。系統(tǒng)中的噪聲或相鄰電信號(hào)的串?dāng)_甚至電磁干擾都極易造成信號(hào)失真和信號(hào)完整性問題,導(dǎo)致數(shù)據(jù)采樣誤差。實(shí)時(shí)眼圖可以提供眼圖高度和眼圖寬度測(cè)量以檢查信號(hào)完整性并預(yù)估數(shù)據(jù)有效窗口。但是,僅使用實(shí)時(shí)眼圖測(cè)量數(shù)據(jù)眼圖無法獲得完整的有效數(shù)據(jù)窗口分析和比特故障率預(yù)測(cè)。圖 1是一個(gè)具有一百萬單位間隔(測(cè)得的單位間隔)的寫數(shù)據(jù)眼圖。一百萬單位間隔的初始測(cè)量得到200ps的數(shù)據(jù)輸入有效窗口。確定性抖動(dòng)(DJ)線和隨機(jī)抖動(dòng)(RJ)線顯示了長(zhǎng)時(shí)間累積的抖動(dòng)效應(yīng)和實(shí)際數(shù)據(jù)輸入有效窗口,即一萬億單位間隔(1e-12比特誤碼率或BER)后的tDIVW。確定性抖動(dòng)通常有界、可預(yù)測(cè)并且與數(shù)據(jù)碼流相關(guān)聯(lián),例如碼間干擾和占空比失真。隨機(jī)抖動(dòng)通常為高斯抖動(dòng)且無界。同其它高斯分布一樣,該分布的峰峰值將隨著數(shù)量的增加而增大。因此,總體抖動(dòng)是隨機(jī)抖動(dòng)乘以BER倍數(shù)因子再加上確定性抖動(dòng)與。注意,圖示是寫數(shù)據(jù)的數(shù)據(jù)輸入有效窗口。您可以發(fā)現(xiàn),抖動(dòng)BER測(cè)量計(jì)算非常重要,是總抖動(dòng)統(tǒng)計(jì)測(cè)量的重要組成部分,可以幫助您了解設(shè)計(jì)的數(shù)據(jù)有效窗口結(jié)果并預(yù)測(cè)設(shè)計(jì)中的錯(cuò)誤率。另外,了解抖動(dòng)分量和抖動(dòng)源可支持設(shè)計(jì)人員降低設(shè)計(jì)抖動(dòng),確保更精確的

newmaker.com
圖1:顯示確定性抖動(dòng)和隨機(jī)抖動(dòng)對(duì)數(shù)據(jù)有效窗口影響的GDDR5寫數(shù)據(jù)眼圖

使用標(biāo)準(zhǔn)4通道高帶寬示波器進(jìn)行數(shù)據(jù)抖動(dòng)測(cè)量

GDDR5系統(tǒng)設(shè)計(jì)人員面臨的最大挑戰(zhàn)是分離讀和寫數(shù)據(jù)以進(jìn)行抖動(dòng)測(cè)量。讀和寫數(shù)據(jù)使用相同的數(shù)據(jù)路徑,但它們對(duì)設(shè)計(jì)有各自不同的重要意義。許多設(shè)計(jì)人員使用混合信號(hào)示波器觸發(fā)命令協(xié)議,以獲得相應(yīng)的讀和寫數(shù)據(jù)。使用混合信號(hào)示波器分離讀和寫數(shù)據(jù)需要訪問WCK和DQ以及時(shí)鐘、CS#、RAS#、CAS#和WE#等信號(hào)的能力。此方法十分繁瑣,因?yàn)樾盘?hào)接入會(huì)受到電路板狹小空間的限制,并且部分情況下連接多個(gè)信號(hào)可能導(dǎo)致嚴(yán)重的探頭負(fù)載問題。

高帶寬示波器可用于抖動(dòng)測(cè)量。數(shù)據(jù)分離技術(shù)只需將CAS#、WE#、WCK和DQ連至示波器標(biāo)配的4個(gè)模擬通道,以識(shí)別讀和寫命令。當(dāng)CAS#切換至低電平,表明現(xiàn)在是某個(gè)列地操作址命令。在此條件下,命令的范圍將縮小,可能是取消選定、MRS、讀、寫、刷新或自刷新入口。如果WE#與CAS#同時(shí)設(shè)為低,則可能的命令僅包括取消選定、MRS和寫數(shù)據(jù)。通過測(cè)量可確定寫延遲并且可以使用寫延遲從取消選定與MRS中分離寫周期和。器件在取消選定命令狀態(tài)時(shí),數(shù)據(jù)必須保持在ODT狀態(tài)。對(duì)于MRS命令,在MRS命令執(zhí)行后延遲10ns會(huì)輸出廠商ID 。因此,CAS#和WE#設(shè)為低時(shí),在寫延遲后的數(shù)據(jù)信號(hào)是寫數(shù)據(jù)。在WE#高而CAS#低跳變時(shí),表明是取消選定、讀、刷新和自刷新入口命令。取消選定、刷新和自刷新入口命令要求數(shù)據(jù)輸出管腳為ODT狀態(tài)。如圖2所示,通過確認(rèn)傳輸數(shù)據(jù)是否帶有讀延遲可以從這些命令中區(qū)分出讀命令。
高壓發(fā)生器相關(guān)文章:高壓發(fā)生器原理

上一頁(yè) 1 2 下一頁(yè)

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉