利用吉時(shí)利4200-SCS型優(yōu)化小電流測(cè)量的最佳解決方案

在生成電流-時(shí)間圖形時(shí)施加一個(gè)測(cè)試電壓，重復(fù)該項(xiàng)測(cè)試，確定測(cè)量電路中的漏泄電流。在DUT的實(shí)際測(cè)量中，使用的是測(cè)試電壓，而非零偏壓?，F(xiàn)在，將測(cè)量并繪制測(cè)試夾具和電纜中的任何漏流。如果漏流太高，可對(duì)測(cè)量電路進(jìn)行調(diào)節(jié)，減小漏流。關(guān)于減小漏流的方法信息，請(qǐng)參見本文“漏流和保護(hù)”部分。

IV測(cè)量誤差源及減小誤差的方法

確定了電流偏移、漏流及所有不穩(wěn)定性后，采取措施減小測(cè)量誤差將有助于提高測(cè)量準(zhǔn)確度。這些誤差源包括建立時(shí)間不足、靜電干擾、漏泄電流、摩擦效應(yīng)、壓電效應(yīng)、污染、濕度、接地環(huán)路，以及源阻抗。圖5中匯總了本節(jié)討論的部分電流的幅值。

圖5.產(chǎn)生電流的典型幅值

建立時(shí)間和定時(shí)菜單設(shè)置

測(cè)量電路的建立時(shí)間在測(cè)量小電流和高電阻時(shí)尤其重要。建立時(shí)間是指施加或改變電流或電壓后測(cè)量達(dá)到穩(wěn)定的時(shí)間。影響測(cè)量電路建立時(shí)間的因素包括并聯(lián)電容(CSHUNT)和源電阻(RS)。并聯(lián)電容是由于連接電纜、測(cè)試夾具、開關(guān)和探針造成的。DUT的源電阻越高，建立時(shí)間越長。圖6的測(cè)量電路中標(biāo)出了并聯(lián)電容和源電阻。

圖6.包含CSHUNT和RS的SMU測(cè)量電路

建立時(shí)間是RC時(shí)間常數(shù)τ的結(jié)果，其中：

τ=RSCSHUNT

以下為計(jì)算建立時(shí)間的一個(gè)例子，假設(shè)CSHUNT=10pF，RS=1TΩ，那么：

τ=10pF×1TΩ=10s

因此，讀數(shù)穩(wěn)定至最終值的1%所需的建立時(shí)間為τ的5倍，也就是50秒。圖7所示為RC電路的階躍電壓指數(shù)響應(yīng)。經(jīng)過一個(gè)時(shí)間常數(shù)(τ=RC)后，電壓上升至最終值的63%。

圖7.RC電路的階躍電壓指數(shù)響應(yīng)

為了成功測(cè)量小電流，重要的是每次測(cè)量留有足夠的時(shí)間，尤其是掃描電壓時(shí)。對(duì)于掃描模式，可在“SweepDelay”(掃描延遲)域的“Timing”(定時(shí))菜單中添加建立時(shí)間;對(duì)于采樣模式，則在“Intervaltime”域內(nèi)。為了確定需要增加多長間隔時(shí)間，通過繪制電流-時(shí)間圖，測(cè)量DUT穩(wěn)定至某個(gè)階躍電壓的建立時(shí)間。階躍電壓應(yīng)該是DUT實(shí)際測(cè)量中使用的偏執(zhí)電壓?？衫肔owCurrent項(xiàng)目中的ITM測(cè)量建立時(shí)間。應(yīng)適當(dāng)增加“Timing”(定時(shí))菜單中的“#Samples”，以確保穩(wěn)定后的讀數(shù)顯示在圖形中。在測(cè)量小電流時(shí)，采用“QuietSpeedMode”或在“Timing”菜單中增加額外濾波。請(qǐng)注意，這是噪聲和速度之間的平衡。濾波和延遲越大，噪聲越小，但是測(cè)量速度也越小。

V電磁干擾和屏蔽

當(dāng)帶電物體接近被測(cè)電路時(shí)，會(huì)發(fā)生靜電耦合或干擾。低阻抗時(shí)，由于電荷消失很快，所以干擾的影響不明顯。然而，高電阻材料不會(huì)使電荷快速衰減，則會(huì)造成測(cè)量不穩(wěn)定、噪聲很大。通常情況下，當(dāng)被測(cè)電流≤1nA或者被測(cè)電阻≥1GΩ時(shí)，靜電干擾就會(huì)成為問題。

為了減小靜電場(chǎng)影響，被測(cè)電路可被密封在一個(gè)靜電屏內(nèi)。圖8所示為非屏蔽和屏蔽測(cè)量一個(gè)100GΩ電阻之間的巨大差異。非屏蔽測(cè)量比屏蔽測(cè)量時(shí)的噪聲要大得多。

圖8.100GΩ電阻的屏蔽和非屏蔽測(cè)量的比較

屏蔽可以僅僅是一個(gè)將測(cè)試電路包圍起來的簡單金屬盒或金屬網(wǎng)。商業(yè)探針臺(tái)往往將敏感電路密封在一個(gè)靜電屏蔽內(nèi)。屏蔽被連接至測(cè)量電路LO端子，該端子不一定接地。對(duì)于4200-SCS來說，屏蔽連接至ForceLO端子，如圖9所示。

圖9.屏蔽高阻器件

采取以下步驟將靜電耦合導(dǎo)致誤的差電流降至最?。?/P>

?屏蔽DUT，并將屏蔽層在電氣上連接至測(cè)試電路公共端——4200-SCS的ForceLO端子。

?使所有帶電物體(包括人員)和導(dǎo)體遠(yuǎn)離電路的敏感區(qū)域。

?測(cè)試區(qū)域附近避免移動(dòng)和振動(dòng)。

VI漏流和保護(hù)I

漏流是施加電壓時(shí)通過(泄露)電阻的誤差電流。當(dāng)DUT的阻抗與測(cè)試電路中絕緣體的阻抗相當(dāng)時(shí)，該誤差電流就會(huì)成為問題。為減小漏流，在測(cè)試電流中采用高質(zhì)量的絕緣體、降低測(cè)試實(shí)驗(yàn)室的濕度，并采用保護(hù)。

保護(hù)是由一個(gè)低阻源驅(qū)動(dòng)的導(dǎo)體，其輸出為或接近高阻端子的電勢(shì)。保護(hù)端子用于保護(hù)測(cè)試夾具和電纜絕緣電阻和電容。保護(hù)是三軸連接器/電纜的芯屏蔽，如圖10所示。

圖10.4200三軸連接器/電纜的導(dǎo)體

請(qǐng)勿混淆保護(hù)和屏蔽。屏蔽通常意味著采用金屬護(hù)欄防止靜電干擾影響高阻電路。保護(hù)則意味著使用增加的低阻導(dǎo)體，將其維持在于高阻電路相同的電勢(shì)，它將攔截任何干擾電壓或電流。保護(hù)不一定提供屏蔽。下圖

為保護(hù)的兩個(gè)例子：1)利用保護(hù)降低測(cè)試夾具導(dǎo)致的漏流，而2)則利用保護(hù)降低由于電纜連接產(chǎn)生的漏流。