生產(chǎn)制造過(guò)程的低功耗測(cè)試方法

受無(wú)線和高功效器件的普及以及提供“綠色”電子系統(tǒng)的需求驅(qū)動(dòng)，設(shè)計(jì)師越來(lái)越多地采用低功率設(shè)計(jì)來(lái)應(yīng)對(duì)越來(lái)越艱巨的功能性功耗挑戰(zhàn)。直到最近，管理制造測(cè)試過(guò)程中的功率問(wèn)題已經(jīng)成為第二大備受業(yè)界關(guān)注的要求。但隨著器件物理尺寸的不斷縮小和電壓門(mén)限的不斷降低，越來(lái)越多的人認(rèn)識(shí)到測(cè)試過(guò)程中過(guò)大的功耗會(huì)影響數(shù)字IC的可靠性，并導(dǎo)致電源引起的故障、過(guò)早失效，以及最終測(cè)試時(shí)發(fā)生錯(cuò)誤問(wèn)題。這些現(xiàn)象的發(fā)生要求制造測(cè)試采用特殊的電源管理和低功率設(shè)計(jì)技術(shù)。

功能模式與測(cè)試模式比較

多份研究表明，深亞微米器件的測(cè)試模式功耗要比功能模式高好幾倍。雖然典型測(cè)試模式功耗極限通常是功能性功耗的2倍左右，但由于多種原因?qū)嶋H功耗要大得多。

例如，為了降低測(cè)試儀成本，有時(shí)會(huì)對(duì)多個(gè)模塊同時(shí)進(jìn)行測(cè)試，但在功能性操作中，許多個(gè)模塊同時(shí)工作的可能性并不大。掃描期間邏輯電路中的開(kāi)關(guān)以及掃描/捕獲期間的高開(kāi)關(guān)速率也會(huì)產(chǎn)生較高的功耗。同樣，轉(zhuǎn)換測(cè)試波形中的快速捕獲脈沖會(huì)導(dǎo)致有害的峰值電源脈沖，從而出現(xiàn)IR壓降問(wèn)題。另外，增加掃描轉(zhuǎn)移循環(huán)的頻率以縮短測(cè)試時(shí)間也會(huì)在測(cè)試儀上造成過(guò)高功耗。

測(cè)試功耗值不同于功能性功耗的其它原因還包括針對(duì)最壞情況下功能性功耗的現(xiàn)場(chǎng)測(cè)試要求，老化測(cè)試以及器件的高電壓測(cè)試。所有這些操作都會(huì)導(dǎo)致電壓和溫度的上升，從而對(duì)測(cè)試結(jié)果和器件的低功率電路造成潛在的負(fù)面影響。

在任何降低測(cè)試功耗的方法中，測(cè)試覆蓋率影響必須要小，并且對(duì)自動(dòng)測(cè)試波形生成(ATPG)工具和流程的影響要降低到最小程度。同樣，也不應(yīng)顯著影響測(cè)試數(shù)據(jù)量和測(cè)試時(shí)間。另外，測(cè)試模式功耗降低得太多也可能導(dǎo)致電路受到的應(yīng)力不夠而影響測(cè)試質(zhì)量，因此這種情況應(yīng)避免。最后，采用的策略必須不影響物理設(shè)計(jì)因素，如面積、功率和功能時(shí)序，并且不影響開(kāi)發(fā)進(jìn)度。

DFT技術(shù)：Q輸出選通和掃描劃分

Q輸出選通和低功率掃描劃分(Scan Partitioning)就是兩種常見(jiàn)的電源管理技術(shù)。在Q輸出選通技術(shù)中，選通邏輯被智能地插在關(guān)鍵掃描觸發(fā)器的Q輸出端，以便盡量減少掃描轉(zhuǎn)移期間組合電路中的開(kāi)關(guān)活動(dòng)。選通邏輯是由測(cè)試信號(hào)控制的，在捕捉周期和正常功能模式時(shí)不被激活。在掃描轉(zhuǎn)移操作期間，Q輸出選通可以減少通過(guò)掃描觸發(fā)器傳播到組合邏輯的開(kāi)關(guān)活動(dòng)。重要的是只選通對(duì)掃描模式功耗降低有很大影響、但對(duì)設(shè)計(jì)中關(guān)鍵時(shí)序路徑影響很小的寄存器。

掃描劃分是另外一種管理測(cè)試功耗的可測(cè)性設(shè)計(jì)(DFT)技術(shù)。通過(guò)插入DFT邏輯，每條掃描鏈被分割成多個(gè)段，當(dāng)測(cè)試數(shù)據(jù)從某個(gè)掃描段加載/卸載時(shí)，連接到所有其它段的時(shí)鐘可以被關(guān)斷以降低功耗。低功率掃描劃分已經(jīng)在一些商用設(shè)計(jì)中實(shí)現(xiàn)，如游戲系統(tǒng)中使用的CELL處理器。

降低測(cè)試功耗的另外一種相關(guān)DFT技術(shù)是數(shù)據(jù)選通，這種技術(shù)可以給目前不在進(jìn)行測(cè)試的設(shè)計(jì)區(qū)域中的掃描鏈加載一個(gè)常數(shù)值。此時(shí)需要插入必要的測(cè)試點(diǎn)，以便給空閑鏈加載零值，從而減少開(kāi)關(guān)活動(dòng)，而工作鏈則加載來(lái)自測(cè)試儀來(lái)的數(shù)據(jù)。

DFT技術(shù)：禁止輸出驅(qū)動(dòng)器

輸出驅(qū)動(dòng)器在開(kāi)關(guān)動(dòng)作時(shí)的功耗通常要比內(nèi)部邏輯大許多倍。盡量避免輸出驅(qū)動(dòng)器開(kāi)關(guān)操作對(duì)管理平均功率、即時(shí)功率和IR壓降來(lái)說(shuō)非常重要。它的主要思路是在任何測(cè)試模式時(shí)鐘脈沖期間將所有三態(tài)輸出驅(qū)動(dòng)器保持在被禁(高阻)狀態(tài)。這種方法可應(yīng)用到捕捉和掃描轉(zhuǎn)移時(shí)鐘。這種方法可以在信號(hào)被證實(shí)時(shí)通過(guò)使用一個(gè)或多個(gè)控制輸入信號(hào)強(qiáng)迫驅(qū)動(dòng)器到高阻來(lái)實(shí)現(xiàn)。在掃描轉(zhuǎn)移期間除了激活的掃描輸出引腳外的所有驅(qū)動(dòng)器應(yīng)被禁止。

芯片制造商經(jīng)常開(kāi)發(fā)包含上千個(gè)信號(hào)I/O引腳的芯片，而且大多數(shù)引腳可能是輸出或雙向引腳。在如此多三態(tài)輸出引腳的情況下，要避免同時(shí)發(fā)生開(kāi)關(guān)操作，即便沒(méi)有時(shí)鐘脈沖時(shí)。當(dāng)大量驅(qū)動(dòng)器被單個(gè)控制信號(hào)禁止時(shí)，這會(huì)導(dǎo)致太多的驅(qū)動(dòng)器導(dǎo)通，并在電流要求和電壓降方面產(chǎn)生對(duì)應(yīng)的尖峰?？梢允褂靡粋€(gè)以上的驅(qū)動(dòng)器禁止控制信號(hào)來(lái)避免出現(xiàn)這種情況，也可以讓控制信號(hào)通過(guò)錯(cuò)位時(shí)延運(yùn)行。小心使用DFT插入和這種驅(qū)動(dòng)器禁止控制信號(hào)的ATPG是所有低功率測(cè)試方法中的一個(gè)重要考慮因素。