數(shù)字測(cè)試儀的各參數(shù)測(cè)試單元的設(shè)計(jì)

之前提到過(guò)為了提高參數(shù)測(cè)量的精度，采用了兩套精度校對(duì)方案分別從代碼校對(duì)和硬件控制兩個(gè)方面對(duì)測(cè)量過(guò)程進(jìn)行監(jiān)控和校對(duì)。代碼校對(duì)是根據(jù)實(shí)際的測(cè)試經(jīng)驗(yàn)來(lái)提高測(cè)試精度。硬件控制則具體分為兩個(gè)器件手冊(cè)說(shuō)明，在測(cè)試流程中加入校準(zhǔn)參數(shù)步驟進(jìn)行，第一個(gè)步驟是輸出過(guò)程中加入以比對(duì)為基礎(chǔ)的PID算法，將ADC回采的實(shí)際輸出電壓值和根據(jù)輸入數(shù)據(jù)得到的理論輸出值進(jìn)行比較，然后進(jìn)行相應(yīng)的補(bǔ)償，以保證輸出準(zhǔn)確。第二個(gè)步驟是采用Kelvin四線橋接技術(shù)，首先控制參數(shù)測(cè)量單元評(píng)估從測(cè)試儀輸出端到DUT的傳輸線阻抗，再在后級(jí)測(cè)試中進(jìn)行屏蔽，從而提高整個(gè)系統(tǒng)的測(cè)試精度。具體的測(cè)試控制流程如圖5所示。

圖5 參數(shù)測(cè)試流程
2 測(cè)試流程
流程說(shuō)明：測(cè)量單元進(jìn)入測(cè)量模式，同時(shí)檢測(cè)是否得到FIPMU或者FVPMU命令，當(dāng)檢測(cè)到命令時(shí)，輸出對(duì)應(yīng)信號(hào)，同時(shí)根據(jù)PMUSETFILTER命令中的檢測(cè)次數(shù)，校驗(yàn)輸出信號(hào)。經(jīng)過(guò)規(guī)定次數(shù)下的校驗(yàn)無(wú)誤后，開(kāi)啟相關(guān)測(cè)試通道進(jìn)行后級(jí)測(cè)試。后級(jí)測(cè)試根據(jù)Kelvin原理，對(duì)測(cè)試通道的傳輸阻抗先進(jìn)行預(yù)估。根據(jù)得到的預(yù)估值Z，校對(duì)測(cè)試電壓并最終得到在該測(cè)試通道下的準(zhǔn)確模擬參數(shù)V1。然后根據(jù)同樣的原理，對(duì)其他要求的通道進(jìn)行預(yù)估，得到相應(yīng)的阻抗預(yù)估值Zn，從而最終得到各個(gè)測(cè)量通道的準(zhǔn)確測(cè)量參數(shù)。需要說(shuō)明的一點(diǎn)是由于測(cè)試是一個(gè)連續(xù)的過(guò)程，因而每個(gè)測(cè)量通道阻抗的預(yù)估在一整套多芯片的測(cè)量中只需要一次。而不必對(duì)每個(gè)芯片引腳的測(cè)試通道反復(fù)預(yù)估，這樣可以節(jié)約測(cè)試時(shí)間和成本。

試驗(yàn)分析
為了驗(yàn)證參數(shù)測(cè)量單元在負(fù)載為小電阻情況下的工作情況，筆者在常溫環(huán)境下針對(duì)不同阻抗的待測(cè)單元，分別用無(wú)校準(zhǔn)IC參數(shù)測(cè)試單元和校準(zhǔn)后的參數(shù)測(cè)試單元進(jìn)行測(cè)試比對(duì)，測(cè)試結(jié)果如表1所示：校準(zhǔn)后的測(cè)量單元借助Kelvin技術(shù)在小電阻測(cè)量的優(yōu)勢(shì),能夠在低于50Ω的負(fù)載測(cè)量中，保持至少提升一個(gè)數(shù)量級(jí)的測(cè)量精度優(yōu)勢(shì)。而當(dāng)電阻提高越多，精度優(yōu)勢(shì)就越不明顯。

根據(jù)Kelvin技術(shù)的理論可以知道其優(yōu)勢(shì)主要在于可以有效評(píng)估傳輸線阻抗帶來(lái)的測(cè)量誤差。而當(dāng)傳輸線阻抗一定，負(fù)載增大時(shí)，傳輸線阻抗造成的壓降占總測(cè)試電壓的比例下降，測(cè)試精度的提升程度也會(huì)隨之下降。

結(jié)束語(yǔ)
針對(duì)數(shù)字測(cè)試中面臨的參數(shù)測(cè)試要求，本文提出了基于FPGA控制，32位PCI通信同時(shí)具備高精度輸出和采樣芯片的參數(shù)測(cè)量單元，并對(duì)實(shí)現(xiàn)過(guò)程中的具體問(wèn)題進(jìn)行了分析。