新聞中心

EEPW首頁(yè) > 測(cè)試測(cè)量 > 設(shè)計(jì)應(yīng)用 > FPGA電路設(shè)計(jì): 如何應(yīng)對(duì)電源相關(guān)問(wèn)題的挑戰(zhàn)

FPGA電路設(shè)計(jì): 如何應(yīng)對(duì)電源相關(guān)問(wèn)題的挑戰(zhàn)

作者： 時(shí)間：2010-06-17 來(lái)源：網(wǎng)絡(luò) 收藏

　　首先按照 圖2 所示，為FPGA電路設(shè)置上電時(shí)序，VINTF 最早打開輸出，VCCINT 在VCCO 之前1毫秒打開供電：

N6705A上電序列設(shè)置屏


　　圖2 N6705A上電序列設(shè)置屏

　　在此供電情況下，可以看到內(nèi)核電源消耗的電流 ICCINT 在上電過(guò)程中產(chǎn)生一個(gè)明顯的脈沖尖峰，如圖3 所示：


　　圖3 內(nèi)核電源VCCINT在上電過(guò)程中所消耗的電流波形ICCINT

　　按圖4 所示重新改變上電時(shí)序，使VCCINT上電輸出滯后于VCCAUX 1毫秒，此時(shí)可以看到ICCINT 電流波形中脈沖尖峰已經(jīng)消失。


　　圖4 調(diào)整上電時(shí)序后，ICCINT 的電流波形



關(guān)鍵詞： FPGA 電路設(shè)計(jì) 電源

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉