一款基于門控時(shí)鐘的低功耗時(shí)序電路設(shè)計(jì)

　　電路運(yùn)算

　　以分頻因子為10(即2N=10)的電路為例。由于傳統(tǒng)約翰遜計(jì)數(shù)器在分頻因子為2N時(shí)需要N個(gè)觸發(fā)器，要使分頻因子為10,電路中需要2N/2 = 10/2 = 5個(gè)觸發(fā)器。分頻器電路的輸出是2N/2 = 5,這時(shí)減法器的輸出則為(5-4) = 1,再饋入多路復(fù)用器的選擇線路，其二進(jìn)制表示為0001.這個(gè)4位sel[3:0]=0001信號(hào)極為重要，因?yàn)樗粌H控制著門控時(shí)鐘邏輯，還在分流和延遲路徑中做出選擇。

　　在這種情況下，只有Sel[0]會(huì)變?yōu)?并啟用s觸發(fā)器的時(shí)鐘，并且同樣地，sel[3]、sel[2]、sel[1]將相應(yīng)禁用 (b、c、d、e、f、g、h、i)、(k, l, m, n)、(p、q)觸發(fā)器的時(shí)鐘，見(jiàn)圖4中突顯部分。另外需要注意的是，“a, j, o 和r”觸發(fā)器將始終啟用。這樣一來(lái)，不僅啟用了所需的觸發(fā)器，并且該電路可在第4個(gè)多路復(fù)用器的輸出上獲得所需的輸出時(shí)鐘。因此，在這個(gè)示例中，共有5個(gè)觸發(fā)器接收到時(shí)鐘，其他觸發(fā)器的時(shí)鐘將自動(dòng)被禁用。

　　我們對(duì)上述計(jì)數(shù)器進(jìn)行了模擬，其結(jié)果以RTL波形的形式呈現(xiàn)在圖5中。根據(jù)圖5可以推出：修改后的計(jì)數(shù)器采用sel[3:0]作為4'h0001,將一個(gè)100 MHz的時(shí)鐘進(jìn)行分頻，提供10 MHz的輸出。

　　推薦的電路可實(shí)現(xiàn)各種組合，表2列出了多路復(fù)用器所選擇的輸入。

　　推薦方法的優(yōu)勢(shì)

　　本文所介紹的約翰遜計(jì)數(shù)器可根據(jù)分頻因子(范圍為8至38)進(jìn)行編程，按提供給計(jì)數(shù)器組合邏輯的輸入所配置的提供一系列輸出頻率。

　　即使此計(jì)數(shù)器中配備了額外的硬件來(lái)實(shí)現(xiàn)可編程性，但是該電路的功耗通過(guò)一個(gè)邏輯提供的有效門控時(shí)鐘進(jìn)行控制，該邏輯與在選擇階段挑選多路復(fù)用器時(shí)所采用的邏輯相同，并啟用門控時(shí)鐘單元。

　　因此，將門控時(shí)鐘添加到設(shè)計(jì)內(nèi)以后，任何從移位寄存器傳送至計(jì)數(shù)器的時(shí)序邏輯都可以變得更加高效，并且片上系統(tǒng)的一系列此類電路綜合起來(lái)可以節(jié)省功耗并延長(zhǎng)設(shè)備電池壽命。

　　總結(jié)

　　在設(shè)計(jì)階段，由于架構(gòu)師對(duì)電路的功耗要求越來(lái)越嚴(yán)格，并且倍增系數(shù)越來(lái)越大，因此對(duì)多路復(fù)用級(jí)聯(lián)時(shí)鐘分頻器的需求也隨之加大，但這種分頻器會(huì)使電路消耗更多的功耗，并且占用更大的芯片面積。結(jié)構(gòu)調(diào)整后的設(shè)計(jì)卻提供了一個(gè)更加輕松的解決方案，與傳統(tǒng)電路相比，重組后的電路可支持不同的輸出頻率，同時(shí)消耗更低的功耗。該解決方案還可輕松應(yīng)用至各種其他設(shè)計(jì)中，使其他設(shè)計(jì)變得更加節(jié)能。