基于DSP Builder的VGA接口系統(tǒng)設(shè)計(jì)

二維圖像信號(hào)的顯示方式

二維圖像的顯示過程較一維信號(hào)容易實(shí)現(xiàn)。對(duì)二維圖像，可以將二維圖像信號(hào)轉(zhuǎn)變成一維像素序列。在屏幕顯示區(qū)域內(nèi)，當(dāng)行與場(chǎng)同步信號(hào)掃過時(shí)，將該像素點(diǎn)對(duì)應(yīng)的RGB值進(jìn)行賦值，就可以完成二維圖像的顯示。對(duì)于本設(shè)計(jì)，VGA時(shí)序?yàn)?024×768模式，圖像的像素?cái)?shù)在這個(gè)范圍內(nèi)可以完全在屏幕上顯示，不會(huì)發(fā)生像素丟失。如果圖像比較小，還可以將圖像控制在屏幕的任意區(qū)域內(nèi)。由于圖像大小受存儲(chǔ)空間限制，如果想要實(shí)現(xiàn)更高像素點(diǎn)的圖像，就必須借用外部的SRAM或SDRAM來做圖像緩存。

AvalonMM接口控制

在DSPBuilder中，Altera提供了本設(shè)計(jì)與SOPC的接口——AvalonMM接口。

AvalonMM接口定義的接口信號(hào)主要有片選、讀使能、寫使能、地址，以及數(shù)據(jù)等。根據(jù)外設(shè)的邏輯，選用不同的接口定義信號(hào)，通過這些信號(hào)Avalon主端(CPU)可以向掛在Avalon總線上的從端外設(shè)寫地址與數(shù)據(jù)信號(hào)，Avalon主端外設(shè)也可以主動(dòng)去獲取Avalon總線上的SRAM或SDRAM中的數(shù)據(jù)。不管是主傳輸還是從傳輸，都需要符合Avalon總線的讀寫時(shí)序才能發(fā)起一次正確的數(shù)據(jù)傳輸?？梢岳肁valonMM接口將DSPBuilder中設(shè)計(jì)的模塊做成自定義外設(shè)。NiosⅡCPU就可以利用Avalon總線與DSPBuilder中產(chǎn)生的自定義外設(shè)進(jìn)行通信，在本設(shè)計(jì)中對(duì)集成到SOPC系統(tǒng)上的VGA接口的地址賦值為0x1后，數(shù)據(jù)寫入0x1，VGA接口控制器接收到數(shù)據(jù)，就會(huì)根據(jù)設(shè)計(jì)產(chǎn)生VGA時(shí)序信息及RGB信號(hào)，在屏幕上顯示圖像。圖3為整個(gè)一維信號(hào)VGA顯示系統(tǒng)的結(jié)構(gòu)圖。

圖3系統(tǒng)結(jié)構(gòu)圖

仿真與硬件驗(yàn)證

本設(shè)計(jì)在2C70DSP硬件開發(fā)平臺(tái)下驗(yàn)證。

借助于DSPBuilder中的SignalComplier模塊，可以容易地將設(shè)計(jì)完成的系統(tǒng)直接轉(zhuǎn)化成RTL級(jí)的硬件描述語言，在QuartusⅡ下完成VGA時(shí)序的驗(yàn)證與正弦波信號(hào)的下載與顯示。

從顯示器上硬件仿真結(jié)果來看，正弦波的幅度在有效的顯示區(qū)域內(nèi)呈周期性變化，因此當(dāng)顯示器與VGA口的J21相連時(shí)，屏幕上正弦波幅度在設(shè)計(jì)的范圍內(nèi)顯示，一幅屏幕所顯示的周期數(shù)和DSPBuilder中所設(shè)定的一致。在此基礎(chǔ)上還可以調(diào)整正弦波的采樣頻率，控制正弦波的顯示頻率與幅度大小，實(shí)現(xiàn)示波器的功能，觀察FPGA內(nèi)部的信號(hào)。

結(jié)語

隨著VGA接口的廣泛使用，這種結(jié)合FPGA與DSPBuilder的系統(tǒng)級(jí)設(shè)計(jì)方法已經(jīng)展現(xiàn)優(yōu)勢(shì)。從整個(gè)設(shè)計(jì)流程來看，系統(tǒng)的靈活性強(qiáng)，可靠性高，設(shè)計(jì)周期大大縮減，成本降低，且系統(tǒng)的可擴(kuò)展性強(qiáng)。未來，VGA接口的圖像與視頻監(jiān)控系統(tǒng)應(yīng)用將會(huì)很有市場(chǎng)。