ARM9平臺下的CMOS圖像傳感器數(shù)據(jù)采集系統(tǒng)

　　3.2 控制接口模塊

　　當(dāng)CMOS圖像傳感器工作于逐行掃描方式時，在輸出一幀同步信號后將輸出一幀的數(shù)據(jù)，在每一行數(shù)據(jù)前也會輸出行同步信號，每一個像素有效信號觸發(fā)一個點(diǎn)的信號輸出，輸出有效窗口由HREF信號決定。由圖1、圖2可知，幀同步信號VSYNC標(biāo)示一幀數(shù)據(jù)的開始。然后，在每一個PCLK信號的作用下，傳感器順序地從左到右依次輸出每一個像素數(shù)據(jù)。當(dāng)輸出的像素數(shù)據(jù)為有效數(shù)據(jù)時，HREF為有效電平。當(dāng)一幀的所有數(shù)據(jù)都輸出后，則又產(chǎn)生一個幀同步信號VSYNC，開始下一幀數(shù)據(jù)的傳輸。根據(jù)以上時序圖的特定，可以采用DMA的傳送方式來實(shí)現(xiàn)圖像傳感器到DRAM的數(shù)據(jù)傳輸?？梢允褂脦叫盘朧SYNC來作為主控制器的一個中斷輸入信號，以初始化DMA控制器，用水平同步信號HREF作為一個外部中斷輸入信號，以統(tǒng)計(jì)每行數(shù)據(jù)的輸出，用輸出數(shù)據(jù)同步信號PCLK作為DMA傳送的請求信號(Request)，以請求傳輸一個像素的數(shù)據(jù)信息。連接電路如圖4所示。

　　3.3 IIC總線接口模塊

　　CMOS圖像傳感器目前普遍采用IIC總線功能集中的一個子集，因此該接口比一個完整的主IIC總線更簡單。硬件連接只需將OV7141的SIO_C、SIO_D分別與S3C2410的SCL、SDA相連皆可，見圖4。

　　IIC總線由雙向數(shù)據(jù)線SDA和時鐘線SCL組成，用戶使用集電極開路門以“線與”方式進(jìn)行總線連接。IIC總線的通信協(xié)議見圖5，包括開始信號、結(jié)束信號、應(yīng)答信號和數(shù)據(jù)有效等狀態(tài)。當(dāng)SCL持續(xù)為高電平時，SDA由“1”跳變到“0”，表示開始信號;當(dāng)SCL持續(xù)為高電平時，SDA由“0”跳變到“1”，表示結(jié)束信號;在數(shù)據(jù)傳輸過程中，SDA在時鐘高電平時有效，低電平時更換數(shù)據(jù)。開始和結(jié)束信號均由主IIC產(chǎn)生，通過SDA傳輸?shù)臄?shù)據(jù)以字節(jié)(8 bit)為單位，高位在前，低位在后，在每個字節(jié)后面由接收端發(fā)送一個低電平的應(yīng)答信號。

　　其讀寫周期如下：當(dāng)要進(jìn)行IIC總線寫操作時，先發(fā)送所使用的CMOS傳感器特定ID寫地址，緊接著發(fā)送需要寫的寄存器的地址(sub_address)，再發(fā)送數(shù)據(jù)(data);當(dāng)進(jìn)行IIC總線讀操作時，先發(fā)送所使用的CMOS傳感器特定ID寫地址，緊接著發(fā)送需要寫的寄存器的地址(sub_address)，再發(fā)送CMOS傳感器特定ID讀地址，最后接收數(shù)據(jù)(data)。對于不同的CMOS傳感器，它們的ID地址是不同的。OV7141為42H(寫)，43H(讀)。

　　4 CMOS圖像傳感器的軟件驅(qū)動設(shè)計(jì)

　　CMOS圖像傳感器需要控制器S3C2410的驅(qū)動才能正常工作，并輸出正確的圖像數(shù)據(jù)。為了實(shí)現(xiàn)CMOS傳感器和主存儲器(DRAM)之間的快速傳輸，可以采用DMA方式。DMA是一種快速傳送數(shù)據(jù)的機(jī)制，它不需要CPU的參與而實(shí)現(xiàn)高速外設(shè)和主存儲器之間自動成批交換數(shù)據(jù)的操作方式。由于處理端采用的是S3C2410，DMA、中斷以及IIC總線接口都已經(jīng)集成在控制器內(nèi)部，因此，整個軟件驅(qū)動只需要完成兩個功能模塊的設(shè)置：對主控制器S3C2410的設(shè)置;通過SCCB口對OV7141的設(shè)置。

　　4.1 對主控制器S3C2410的設(shè)置

　　a) 設(shè)置DMA的源地址為控制總線驅(qū)動器的那一個地址，每一次傳輸該地址值不變化;

　　b) 設(shè)置DMA的目標(biāo)地址為要保存圖像數(shù)據(jù)的內(nèi)存區(qū)域的起始地址，每一次傳輸該值加1;

　　c) 設(shè)置DMA的計(jì)數(shù)器為有效窗口的像素數(shù)的個數(shù);

　　d) 設(shè)置DMA中斷為軟件觸發(fā)，且設(shè)置PCLK、VSYNC、HREF為外部中斷觸發(fā)信號，以控制圖像數(shù)據(jù)的輸出。

　　4.2 通過SCCB接口對OV7141的設(shè)置

　　a) 讀OV7141的1C、1D寄存器，判斷芯片是否正常;

　　b) 設(shè)置13寄存器為0x07，允許AGC，允許白平衡;

　　c) 設(shè)置14寄存器為0x00，設(shè)置有效窗口為640×480像素(VGA);

　　d) 設(shè)置17、18、19、lA寄存器，設(shè)置HREF和VSYNC信號的起始與停止;

　　e) 設(shè)置28寄存器為0x60，設(shè)置為黑白模式和逐行掃描模式。

　　5 實(shí)驗(yàn)與討論

　　本系統(tǒng)中，圖像傳感器的時鐘由外接24 MHz的晶振供給，主控制器S3C2410工作頻率為200 MHz，CMOS圖像傳感器OV7141工作于逐行掃描方式，圖像采集窗口為640×480像素，數(shù)據(jù)保存在系統(tǒng)中一片SDRAM中。實(shí)驗(yàn)表明，系統(tǒng)每秒能穩(wěn)定采集到15幀圖像數(shù)據(jù)。若要提高圖像采集的速率，可以再加入一塊雙端口SDRAM作為數(shù)據(jù)輸出緩存，這樣速率有所提高，但雙端口SDRAM價格較貴，或者選用能工作于更高工作頻率的主控制器也能提高采集速率。

　　本設(shè)計(jì)是基于32位處理器的嵌入式圖像采集系統(tǒng)。設(shè)計(jì)中直接將主控制器S3C2410與圖像傳感器連接，再加上一些存儲芯片，構(gòu)成一個簡單的圖像采集系統(tǒng)，因而與其他大多數(shù)基于PC機(jī)的圖像采集系統(tǒng)相比具有結(jié)構(gòu)簡單、成本低、體積小、功耗低、通用性好等優(yōu)點(diǎn)，特別適合一些對體積、成本、功耗有較高要求的應(yīng)用，如目前市場上的指紋識別系統(tǒng)等。因此，該系統(tǒng)具有廣泛的應(yīng)用價值和一定的研究意義。