基于Virtex-5的經(jīng)典設(shè)計匯總，包括無線基站、LTE仿真器、浮點接口等

　　Virtex是Xilinx FPGA中的高端產(chǎn)品，占據(jù)著全球高端產(chǎn)品的大部分市場，從Virtex-II開始，這一系列產(chǎn)品不斷升級和更新，性能也越來越卓越。本文為您介紹基于Virtex-5進行的設(shè)計匯總。

　　基于Virtex-5平臺的真隨機數(shù)發(fā)生器的設(shè)計實現(xiàn)

　　本文嘗試了一種用純數(shù)字電路實現(xiàn)的TRNG結(jié)構(gòu)，且不使用諸如PLL等特殊資源，便于設(shè)計由FPGA驗證移植到芯片設(shè)計。其核心思想是使用反相器和延時單元構(gòu)成兩個相互獨立的振蕩器，由于內(nèi)部噪聲的差異引起的相位偏移作為熵源，經(jīng)過一段時間振蕩后，隨機的狀態(tài)由數(shù)字雙穩(wěn)態(tài)電路鎖存。多組振蕩器的輸出，經(jīng)過異或和同步處理后得到隨機序列。

　　Gbps無線基站設(shè)計中Virtex-5FPGA的應(yīng)用

　　本文基于Virtex-5FPGA設(shè)計面向未來移動通信標(biāo)準(zhǔn)的Gbps無線通信基站系統(tǒng)，具有完全的可重配置性，可以完成MIMO、OFDM及LDPC等復(fù)雜信號處理算法，實現(xiàn)1Gbps速率的無線通信。

　　基于Virtex-5的3.125G串行傳輸系統(tǒng)的設(shè)計與驗證

　　本文基于Virtex-5 FPGA的GTP單元給出了一種在高級電信計算架構(gòu)(ATCA)機箱內(nèi)實現(xiàn)單對差分線進行3.125Gbps串行傳輸?shù)脑O(shè)計方案。

　　使用Virtex-5 FPGA實現(xiàn)LTE仿真器

　　本文設(shè)計的LTE仿真器采用三個德州儀器的1GHz DSP模數(shù)轉(zhuǎn)換器(AD9640)與數(shù)模轉(zhuǎn)換器(AD9779)，完成了基于賽靈思FPGA的SDR卡設(shè)計。時鐘網(wǎng)絡(luò)采用D9549，能夠為轉(zhuǎn)換和數(shù)字信號處理器件(FPGA、DSP)提供極高的靈活時基。

　　用于 Virtex-5 FPGA 的浮點接口

　　本文介紹Virtex - 5 FXT FPGA系列浮點接口，賽靈思logiCORE的IP處理器單元( APU )輔助PowerPC 440嵌入式微處理器設(shè)計的IP基礎(chǔ)知識。

　　利用 Virtex-5 SXT 的高性能 DSP 解決方案

　　對數(shù)字信號處理的要求在不斷提高，提供可擴展高性能 DSP 的呼聲日益響亮，因此，在每秒幾百 GMAC 甚至更高的水平上管理功耗的難題也愈見急迫。Xilinx Virtex-5 SXT FPGA 平臺提供了獨特的單芯片解決方案，充分利用大規(guī)模并行計算達到超高性能，同時將功耗降到最低。

　　采用Virtex-5嵌入式三模以太網(wǎng)MAC進行設(shè)計

　　本文將介紹Virtex-5 器件中的以太網(wǎng) MAC模塊的功能集，同時描述Virtex-5 和Virtex-4 FX 以太網(wǎng) MAC之間的區(qū)別，指出一些潛在的應(yīng)用，探索如何使用標(biāo)準(zhǔn)的Xilinx工具將以太網(wǎng)MAC融入用戶的設(shè)計。