Cadence推出Innovus設(shè)計(jì)實(shí)現(xiàn)系統(tǒng)周轉(zhuǎn)時(shí)間減少最高達(dá)10倍，并交付最佳品質(zhì)的結(jié)果

　　Cadence(Cadence Design Systems, Inc. )今天發(fā)布Cadence® Innovus™ 設(shè)計(jì)實(shí)現(xiàn)系統(tǒng)，這是新一代的物理設(shè)計(jì)實(shí)現(xiàn)解決方案，使系統(tǒng)芯片(system-on-chip，SoC)開發(fā)人員能夠在加速上市時(shí)間的同時(shí)交付最佳功耗、性能和面積(PPA)指標(biāo)的的設(shè)計(jì)。Innovus設(shè)計(jì)實(shí)現(xiàn)系統(tǒng)由具備突破性優(yōu)化技術(shù)所構(gòu)成的大規(guī)模的并行架構(gòu)所驅(qū)動(dòng)，在先進(jìn)的16/14/10納米FinFET工藝制程和其他成熟的制程節(jié)點(diǎn)上通常能提升10%到20%的功耗、性能和面積指標(biāo)，并實(shí)現(xiàn)最高達(dá)10倍的全流程提速和容量增益。

　　有關(guān)Innovus設(shè)計(jì)實(shí)現(xiàn)系統(tǒng)的詳細(xì)信息，請(qǐng)點(diǎn)擊查閱：www.cadence.com/news/innovus.

　　Innovus設(shè)計(jì)實(shí)現(xiàn)系統(tǒng)具備的幾項(xiàng)核心技術(shù)可以幫助物理設(shè)計(jì)工程師在滿足功耗/面積預(yù)算要求下實(shí)現(xiàn)最佳的性能、或者在滿足頻率指標(biāo)的同時(shí)確保功耗/面積最小。以下為Innovus的核心技術(shù)，包括：

　　· 全新的以GigaPlace解算器為基礎(chǔ)的布局技術(shù)，包括slack驅(qū)動(dòng)和拓?fù)浣Y(jié)構(gòu)/引腳接入/顏色感知，從而實(shí)現(xiàn)最佳的管道布局、線長(zhǎng)、利用率及PPA，為后續(xù)優(yōu)化流程提供最佳起點(diǎn)。

　　· 先進(jìn)的時(shí)序和功耗驅(qū)動(dòng)優(yōu)化，多線程執(zhí)行和層次感知，確保最佳性能的同時(shí)減少動(dòng)態(tài)和漏電功耗。

　　· 獨(dú)有的并發(fā)時(shí)鐘和數(shù)據(jù)路徑優(yōu)化，包括混合式H-tree自動(dòng)生成，在降低功耗的同時(shí)提高多環(huán)境差異性優(yōu)化、并最大限度的提升性能。

　　· 新一代Slack驅(qū)動(dòng)布線算法包含線道感知時(shí)序優(yōu)化技術(shù)，能盡早處理信號(hào)完整性并改善布線前后的關(guān)聯(lián)性。

　　· 全流程多目標(biāo)技術(shù)，能夠同步進(jìn)行電子與物理優(yōu)化以避免單一優(yōu)化的局限性，從而獲得全面最佳的PPA。

　　Innovus設(shè)計(jì)實(shí)現(xiàn)系統(tǒng)還提供多項(xiàng)技術(shù)，大幅度提高每一個(gè)布局和布線迭代的迭代時(shí)間。其全流程核心算法經(jīng)過多線程運(yùn)算的強(qiáng)化，在業(yè)內(nèi)標(biāo)準(zhǔn)的8～16核CPU硬件標(biāo)準(zhǔn)上實(shí)現(xiàn)了大幅度加速。此外，Innovus設(shè)計(jì)實(shí)現(xiàn)系統(tǒng)還具備業(yè)界第一個(gè)大規(guī)模分布式并行解決方案，支持1千萬及以上規(guī)模設(shè)計(jì)模塊的實(shí)現(xiàn)。貫穿整個(gè)流程的多情境加速提升了運(yùn)行速度，即使面對(duì)日益增加的多模、多角情境。

　　除了提供一流的PPA和最優(yōu)化的周轉(zhuǎn)時(shí)間以外，Innovus設(shè)計(jì)實(shí)現(xiàn)系統(tǒng)也提供一個(gè)通用用戶界面(UI)，貫穿了綜合、設(shè)計(jì)實(shí)現(xiàn)和signoff工具;并通過數(shù)據(jù)模型和API集成Tempus™ 時(shí)序簽收方案和Quantus™ QRC 寄生參數(shù)提取方案。這些方案共同實(shí)現(xiàn)了快速、精準(zhǔn)、10納米立即可用的signoff收斂，方便客戶采用和開發(fā)端對(duì)端的全定制化流程。客戶也可以受益于卓越的可視化報(bào)告，實(shí)現(xiàn)增強(qiáng)調(diào)試、根本原因分析和數(shù)據(jù)驅(qū)動(dòng)的設(shè)計(jì)流程管理。

　　“在ARM，我們不斷推進(jìn)硅與EDA工具技術(shù)的極限，響應(yīng)客戶產(chǎn)品市場(chǎng)的要求，在緊張的工期內(nèi)交付產(chǎn)品。”ARM CPU事業(yè)部總經(jīng)理Noel Hurley表示：“我們與Cadence密切合作，在開發(fā)ARM® Cortex®-A72處理器時(shí)利用Cadence Innovus設(shè)計(jì)實(shí)現(xiàn)系統(tǒng)，提升了5倍的運(yùn)行時(shí)間、同時(shí)在我們的面積目標(biāo)內(nèi)實(shí)現(xiàn)2.6GHz以上的性能。居于這個(gè)結(jié)果，我們相信全新的物理設(shè)計(jì)實(shí)現(xiàn)方案能夠幫助我們雙方的客戶及時(shí)交付復(fù)雜、先進(jìn)制程的SoC設(shè)計(jì)項(xiàng)目。

　　“以下客戶已經(jīng)開始使用Innovus設(shè)計(jì)實(shí)現(xiàn)系統(tǒng)，協(xié)助他們達(dá)成更高性能、更低功耗和更小面積的目標(biāo)，在市場(chǎng)上領(lǐng)先其競(jìng)爭(zhēng)對(duì)手推出自己的設(shè)計(jì)。”Cadence數(shù)字與Signoff事業(yè)部資深副總裁Anirudh Devgan博士表示：“最早使用該方案進(jìn)行量產(chǎn)設(shè)計(jì)的客戶都反饋PPA得到極大的提升，周轉(zhuǎn)時(shí)間大幅提速，遠(yuǎn)超過競(jìng)爭(zhēng)對(duì)手的解決方案。”