新聞中心

EEPW首頁 > 物聯網與傳感器 > 設計應用 > 耦合電感技術的優(yōu)勢

耦合電感技術的優(yōu)勢

作者:AlexandrIkriannikov 時間:2015-05-14 來源:電子產品世界 收藏
編者按:本文通過分析耦合電感技術優(yōu)勢,比較耦合電感技術與傳統(tǒng)電感技術的設計對比,利用耦合電感提高系統(tǒng)性能。

摘要:本文通過分析技術優(yōu)勢,比較技術與技術的設計對比,利用提高系統(tǒng)性能。

本文引用地址:http://www.butianyuan.cn/article/273276.htm


引言

  耦合電感常用于多相,充分利用其相間磁耦合相抵消的技術優(yōu)勢。使用普通分立式電感時,一般只在多相降壓轉換器輸出抵消。當這些電感通過磁耦合時,抵消作用到所有電路元件:MOSFET、電感線圈、PCB走線[1-6] 。所以,所有相開關操作僅影響到單相,從而減小電流紋波幅值、頻率倍增。減小電流波形的RMS有助于提高電源轉換效率,或減小磁元件、獲得較快的瞬態(tài)響應,并進而減小輸出電容需求。

耦合電感與設計的對比

  傳統(tǒng)非耦合降壓轉換器的峰-峰電流紋波可表示為式1,其中VIN為輸入電壓,VO為輸出電壓,L為電感,D為占空比(對于降壓轉換器,D = VO/VIN),Fs為開關頻率。

   (式1)

  對于帶有耦合電感的降壓轉換器,當D < 1/Nphases時,電流紋波為式2;其中ρ = Lm/Lk為耦合系數(Lm為勵磁電感或互感;Lk為漏感),Nphases為耦合相數[6]。該式僅限于D < 1/Nphases的情況,通常滿足大多數應用,例如將VIN = 12V轉換為核電壓(0.5V至2.5V)。通過式2,很容易看到電路和磁元件參數對電流紋波抵消的影響。

(式2)

  與式1相比,式2中的附加乘數取決于應用條件,隨占空比、耦合系數以及耦合相數變化。圖1所示為分別采用210nH分立或耦合電感的4相降壓轉換器的歸一化電流紋波。用最大電流紋波對電流紋波進行歸一化,即D = 0.5時分立電感的紋波(所以D = 0.5時,分立電感的歸一化電流紋波為1)。如曲線所示,對于12V轉換為1.8V的典型應用,D = 0.15。

  從圖1可以看出,所有電源電路中由于采用耦合電感使得紋波電流大幅抵消。注意,在有些占空比下,電流紋波抵消明顯大于D = 0.15的情況。耦合電感的幾條曲線說明了耦合系數Lm/L的影響:Lm/L = 3 - 7范圍內的耦合比較實用,有些Lm/L值比較理想化、不太現實,例如10和100。如果采用分立電感的初始設計比較合理,電流紋波可以接受,那么采用耦合電感可以減小電感值并達到D = 0.15下同等的電流紋波。這種條件下,50nH/相的耦合電感可提供與210nH分立電感同等的電流紋波,如圖2所示。

  相同的峰-峰電流紋波對應同等的電流波形RMS,使得所有支路的導通損耗和開關損耗相近,效率也相近。帶來的優(yōu)勢是:50nH電感的瞬態(tài)性能比210nH提高4倍以上,而且,您可以徹底脫離大數值、不可靠、價格昂貴且體積較大的輸出電容,只是留下本已存在的高性能陶瓷電容。

  注意,對于具有快速瞬態(tài)響應的設計,陶瓷電容總是必需的。因為只有低ESR和ESL的電容能夠滿足負載快速變化時的瞬態(tài)要求。通常增加大電容來解決分立電感的低電流擺率和相關的能量儲存問題。如果是采用耦合電感,僅僅陶瓷電容就足以滿足多數要求。

  耦合電感的優(yōu)勢不止于此。耦合電感設計為負耦合,當各相電流相等時,來自所有線圈的互感磁通彼此抵消。后一種情況通常出現在多相應用,尤其是采用電流模式控制的架構。只有漏磁通將能量儲存在耦合電感中,所以圖2所示例子的能量儲存對應于50nH/相(而非210nH/相)。這意味著,與分立式電感相比,耦合電感小得多,并且/或者具有較高的額定飽和電流。

  針對將12V轉1V、為微處理器供電的典型4相方案,對兩種磁元件配置進行比較:商用的高效分立電感FP1308R3-R21-R與 50nH耦合電感CL1108-4-50TR-R,網上提供相應的數據資料[7-8]。假設分立電感在PCB的最小距離為0.5mm,分立電感所占電路板面積大約為722mm2;耦合電感則只需大約396mm,已經能夠提供好得多的性能,如圖3所示。同時,分立電感在室溫+25℃時Is = 80A (無疑在較高溫度下更差),而耦合電感在+105℃時的飽和電流高于110A/相??蓪崿F占位面積減小1.8倍以上,飽和電流提高1.5倍以上。

  為了更好地體會耦合電感的尺寸優(yōu)勢,可考慮在該4相方案中使用分立電感(物理尺寸更窄),但這樣的電感會降低額定飽和電流,或者電感值比210nH小。后一種情況將進而增大電流紋波、降低效率。

  假設為理想耦合(即Lm/Lk極大),可簡化式2用來降低磁耦合電流紋波的乘數,將式2簡化為式3[3]。可以明顯看出這種耦合方案的優(yōu)勢與Nphases的關系,當然在很大程度上也與占空比相關。更確切地說,針對不同應用,可以從占空比D = 0或D = 1區(qū)域獲取更大優(yōu)勢。

   (式3)

  現在介紹利用耦合電感優(yōu)勢的方法。耦合電感電流紋波抵消的式2可歸納為式4。

電磁流量計相關文章:電磁流量計原理


熱式質量流量計相關文章:熱式質量流量計原理
流量計相關文章:流量計原理

上一頁 1 2 下一頁

評論


相關推薦

技術專區(qū)

關閉