新聞中心

EEPW首頁 > EDA/PCB > 設計應用 > FPGA系統(tǒng)設計的仿真驗證之: ModelSim仿真工具簡介

FPGA系統(tǒng)設計的仿真驗證之: ModelSim仿真工具簡介

作者: 時間:2015-05-06 來源:網絡 收藏

  (10)Recent Directories(最近幾次工作路徑)。

本文引用地址:http://butianyuan.cn/article/273719.htm

  可以從中選取最近幾次的工作路徑。

  (11)Recent Projects(最近幾次工程)。

  可以打開最近幾次的工程。

  (12)Quit(退出)。

  退出Modelsim。

  2.“Edit”菜單

  類似于Windows應用程序,在編輯菜單中包含了對文本的一些常用的操作。

  (1)Copy(復制)。

  復制選中的文檔

  (2)Paste(粘貼)。

  把剪切或復制的文檔粘貼到當前插入點之前。

  (3)Select All(全選)。

  選中主窗口中所有的抄本文檔。

  (4)Unselect All(取消全選)。

  取消已選文本的選中狀態(tài)。

  (5)Find(查找)。

  在命令窗口中查找字符或字符串。

  3.“View”菜單

  類似于其他Windows應用程序,視圖菜單可以控制在屏幕上顯示哪些窗口。

  (1)All Windows(所有窗口)。

  打開所有的窗口,試一下該命令會發(fā)現打開了許多窗口,包括波形窗口、信號列表窗口、源文件窗口等。

  (2)Dataflow(數據流)。

  打開Dataflow窗口,在該窗口中顯示數據的流向。

  (3)List(列表)。

  打開列表窗口。

  (4)Process(進程)。

  打開過程窗口,該窗口顯示了設計中的進程所在的位置。

  (5)Signals(信號)。

  打開信號窗口。該窗口顯示了設計中所有信號的列表。

  (6)Source(源文件)。

  打開源文件窗口,可以在源文件窗口中顯示設計中使用的源文件。

  (7)Structure(結構)。

  打開結構窗口,該窗口以列表方式顯示了設計中所有到的結構,雙擊某一結構,可以查找定義該結構的語句。

  (8)Variables(變量)。

  打開變量窗口,該窗口以列表方式顯示了設計中定義的所有變量。

  (9)Wave(波形)。

  打開波形窗口,這是我們仿真時經常需要查看的窗口,在其中顯示了輸入和輸出的波形。

  (10)Dataset。

  打開Dataset瀏覽器來打開、關閉、重命名或激活一個Dataset。用戶在使用的時候會發(fā)現沒有什么變化,這時候可以看看Workspace窗口下是不是多了一個選項卡。該選項卡顯示的內容與Structure窗口顯示的完全相同。

  (11)Coverage(覆蓋率)。

  查看仿真的代碼覆蓋率。

  (12)Active Processes(活動的進程)。

  當前正在執(zhí)行的進程。

  (13)Workspace(工作區(qū))。

  打開當前的工作區(qū)。

  (14)Encoding(編碼)。

  以不同的編碼查看。

  (15)Properties。

  顯示工作區(qū)中選中對象的屬性。

  4.“Compile”菜單

  (1)Compile(編譯)。

  把HDL源文件編譯到當前工程的工作庫中。

  (2)Compile Options(編譯選項)。

  設置VHDL和Verilog編譯選項,例如可以選擇編譯時采用的語法標準等。

  (3)Compile All(全編譯)

  編譯當前工程中的所有文件。

  (4)Compile Select(編譯選中的文件)

  編譯當前工程中的選中文件。

  (5)Compile Order(編譯順序)

  設置編譯順序,一般系統(tǒng)會根據設計對VHDL自動生成編譯順序,但對于Verilog需要指定編譯順序。

  (6)Compile Report(編譯報告)

  有關工程中已選文件的編譯報告。

  (7)Compile Summary(編譯摘要)

  有關工程中所有文件的編譯報告。

  5.“Simulate”菜單

  這里的編譯及運行命令類似于Visual Ctf等高級語言的調試時候的命令。

  (1)Simulate(仿真)。

  裝載設計單元。

  (2)Simulation Options(仿真選項)。

  設置仿真選項。

  (3)Run(運行)。

  · Run ***ns:在該仿真時間長度內進行仿真。若要改變長度,可在Simulation Options中設置或在工具欄中修改。

  · Run-All(運行所有仿真):進行仿真,直到用戶停止它。

  · Continue(繼續(xù)):繼續(xù)仿真。

  · Run-Next(運行到下一事件):運行到下一個事件發(fā)生為止。

  · Step(單步):單步仿真。

  · Step-Over:仿真至子程序結束。

  · Restart:重新開始仿真,重新加載設計模塊,并初始化仿真時間為零。

  (4)Break(停止)。

  停止當前的仿真。

  (5)End Simulation(結束仿真)。

  結束當前仿真。

  6.“Tools”菜單

  (1)Waveform Compare(波形比較)。

  在子菜單中有具體進行波形比較的命令。

  (2)Coverage(覆蓋率)。

  測試仿真的代碼覆蓋率,所謂代碼覆蓋率是指仿真運行到當前已運行的代碼占所有代碼的比例,當然是越接近100%越好。

  (3)Breakpoints(斷點設置)。

  單擊此選項出現斷點設置對話框,設置斷點。

  (4)Execute Macro(執(zhí)行宏文件)。

  所謂的宏文件就是保存后的腳本,腳本保存起來,以后可以利用該命令來重新執(zhí)行。

  (5)Options(選項)。

  · Transcript File:設置腳本文件的保存。

  · Command History:命令歷史。

  · Save File:保存腳本文件。

  · Saved Lines:限制腳本文件的行數。

  · Line Prefix:設置每一行的初始前綴。

  · Update Rate:設置狀態(tài)條的刷新頻率。

  · Prompt:改變ModelSim的命令提示符。

  · VSIM Prompt: 改變VSIM的命令提示符。

  · Paused Prompt: 改變Paused的命令提示符。

  · HTML Viewer:設置打開在線幫助的文件。

  (6)Edit Preferences(編輯參數選取)。

  設置編輯參數。

  (7)Save Preferences(保存參數選取)。

  設置保存用的參數。

fpga相關文章:fpga是什么




關鍵詞: FPGA ModelSim

評論


相關推薦

技術專區(qū)

關閉