新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應用 > 基于FPGA的圖像實時處理系統(tǒng)設(shè)計

基于FPGA的圖像實時處理系統(tǒng)設(shè)計

作者: 時間:2015-06-23 來源:網(wǎng)絡(luò) 收藏

  2.2.3中值濾波算子模塊

本文引用地址:http://butianyuan.cn/article/276158.htm

  中值濾波的原理是把圖像中某一點的像素值用該點的一個鄰域中各點像素值的中值代替,讓該點像素值更加接近真實值,從而消除孤立的噪聲點的濾波方法。在本系統(tǒng)中,選用3×3中值濾波模塊,其具體算法為將圖像某一點及其周圍8個點的像素按照大小排列順序,取9個像素值的中間值作為當前點的像素值,依次濾除整幀圖像的雜散信號。

  通過實現(xiàn)9個數(shù)大小的排序,為了節(jié)省處理時間和芯片片上資源,利用快速中值濾波算法,結(jié)合流水線結(jié)構(gòu),分級排序來選取圖像像素的中間值。排序步驟如下:首先對3×3陣列進行列排序,然后行排序,最后副對角線排序,得到濾波中值。下圖4為快速中值濾波示意圖,圖中的C代表三輸入排序器,所用比較器為assign結(jié)構(gòu),可以節(jié)約大量比較所用時間,提高系統(tǒng)的實時性。

  

 

  圖4快速中值濾波算法示意圖

  2.3閾值分割

  由于實時圖像系統(tǒng)的刷新頻率較快(BT656格式每秒刷新25幀圖像),每幀圖像之間像素灰度均值差別很小,因此,我們可以利用上一幀圖像的統(tǒng)計值來計算閾值,為下一幀圖像二值化提供閾值,以適應測試環(huán)境變化所引起的閾值變化,閾值統(tǒng)計采用直方圖的方式。

  利用的IP核生成一個256×9位的DPRAM,用以作為直方圖的計數(shù)器。以該DPRAM的地址作為圖像的像素值,而以DPRAM的內(nèi)部存儲值,作為該幀圖像中該像素值的個數(shù),每讀出一位相應的像素,對應地址的內(nèi)部寄存器加1,以此完成整幀圖像的像素統(tǒng)計。

  整幀圖像像素統(tǒng)計完成以后,按照地址從小到大的順序,依此累加DPRAM中的值,當累加和不小于整幀圖像像素數(shù)的0.7時,該DPRAM地址,即為直方圖法得到的閾值,然后利用該閾值,為下一幀圖像做閾值分割。

  2.4邊緣檢測

  邊緣檢測在圖像處理中占有很重要的地位,好的邊緣檢測,可以提高圖像的定位精度,減少圖像后續(xù)處理中的數(shù)據(jù)量。綜合考慮各種濾波算法的優(yōu)缺點,由于Sobel算法對噪聲容抗較大,并且較易在上實現(xiàn),因此,選取Sobel算法作為該系統(tǒng)的邊緣檢測算法。

  邊緣檢測模塊類似于濾波模塊,同樣也包括3個主要部分:乒乓結(jié)構(gòu)存儲模塊、3×3陣列生成模塊和Sobel邊緣檢測算子模塊。前兩個部分不再贅述,本文主要介紹Sobel算子模塊。

  該算子包含兩組3×3的矩陣,分別為橫向及縱向,將之與圖像作平面卷積,即可分別得出橫向及縱向的亮度差分近似值。

  利用FPGA在硬件并行結(jié)構(gòu)和流水線結(jié)構(gòu)的特點,我們將整個Sobel算子分為4級,第一、二級分別將首、末行和首、末列按照算子模板參數(shù)相加并輸出結(jié)果,第三級將上級所得到的行列結(jié)果分別相減,第四級比較上級所得兩個值的絕對值,取絕對值較小的值作為Sobel檢測結(jié)果。如此,每個時鐘周期每級都執(zhí)行各自相應的加減法運算,并在下個時鐘上升沿將所得數(shù)據(jù)級級傳遞,即可完成3×3陣列的Sobel算法,該模塊的流水線結(jié)構(gòu)如圖5所示。這樣,在每個時鐘周期,都會輸出1個Sobel檢測值,即處理每一行圖像數(shù)據(jù),僅需要n+4個時鐘周期的時間,處理整幀圖像所需最少時間為(n+4)×m×T,其中n為每行像素點個數(shù),m為行數(shù),T為時鐘周期。

  

 

  圖5 Sobel算法的流水線結(jié)構(gòu)

  3實驗結(jié)果分析

  根據(jù)系統(tǒng)硬件結(jié)構(gòu)搭建的實驗平臺,連接各模塊接口,編譯并下載程序,運行系統(tǒng)。在實驗室環(huán)境下采集圖像,并進行濾波和邊緣檢測等處理,在CCS3.3的view/graph菜單下觀測處理圖像效果圖,實驗結(jié)果與原圖對比如圖6所示。由于實驗室光線環(huán)境較為穩(wěn)定,圖像噪聲較少,濾波效果不明顯,但是通過圖6(c)可以明顯看到圖像邊緣檢測效果較好,可以滿足圖像預處理要求。

  針對系統(tǒng)圖像預處理速度的評估,我們以Sobel邊緣檢測算法作為參考。首先利用CCS3.3的計時函數(shù),運行得到對一幀720×576像素的圖像邊緣提取所用時間為254.83ms,然后通過上文所列公式計算FPGA圖像邊緣提取所用最少時間為15.445ms.通過兩種處理方式所用時間的比較,可以明顯得出FPGA在圖像預處理時的速度優(yōu)勢,完全可以滿足圖像實時處理的要求,具有很強的實用性。

  

 

  圖6圖像處理結(jié)果

熱成像儀相關(guān)文章:熱成像儀原理


關(guān)鍵詞: FPGA DSP

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉