FPSLIC簡化SoC設(shè)計(jì)

電子設(shè)計(jì)應(yīng)用2004年第9期

門陣列的好處在于它不僅可以減小PCB板的尺寸，而且可以降低功耗、提高可靠性，以及降低整個系統(tǒng)成本。但由于門陣列的設(shè)計(jì)工具價(jià)格太高， 流片費(fèi)用(NRE)的負(fù)擔(dān)太重，風(fēng)險(xiǎn)高，設(shè)計(jì)周期太長， 所以不能被一般公司所采用。
Xilinx開發(fā)出的第一批基于SRAM的FPGA， 由于其軟件價(jià)格很低，沒有流片費(fèi)用，所以它比門陣列更容易普及而被工程師所采用。
如今芯片產(chǎn)業(yè)已經(jīng)可以把數(shù)百萬門的邏輯放入一個芯片里，使其達(dá)到可以把整個系統(tǒng)濃縮到單個芯片的程度，這不僅代表把邏輯和ASIC 放入單一芯片，它還可包含處理器、存儲器和一些基本模塊。
但是如同當(dāng)年門陣列的情況一樣，SoC的實(shí)現(xiàn)需要很大的代價(jià)。其設(shè)計(jì)軟件價(jià)位高達(dá)十萬美元，一些知識產(chǎn)權(quán)更是又貴又不好用，0.25mm的掩膜費(fèi)用更高達(dá)25萬美元，再加上當(dāng)時市面上缺乏SoC的知識和概念，讓SoC更難普及大眾。SoC涉及的問題見圖1。

圖1  SoC涉及的問題

圖2  FPSLIC—通過AVR進(jìn)行部分配置

圖3  I/O內(nèi)部接線和內(nèi)部中斷

圖4  FPSLIC‘Dynamic’SRAM內(nèi)部結(jié)構(gòu)

圖5  FPSLIC設(shè)計(jì)軟件

FPSLIC 的架構(gòu)
FPSLIC (Field Programmable System Level Integration Circuits) 及其軟件被引入解決SoC的種種問題。一個FPSLIC里有一萬到四萬門的FPGA、一個單片機(jī)、一個儲存器、多種外圍設(shè)備和現(xiàn)成的接口。 其低價(jià)格的軟件包含：設(shè)計(jì)主控流程；綜合驗(yàn)證；布線工具；硬件和軟件的仿真。它將會帶給所有工程師SoC的應(yīng)用， 就如當(dāng)時FPGA解決門陣列 的問題一樣。
嵌入在FPSLIC里的單片機(jī)為Atmel的AVR。它是一個8位的單片機(jī)，可以執(zhí)行的單時鐘指令可達(dá)120多條， AVR代碼效率和性能跟一般八位的單片機(jī)相比凸顯優(yōu)越。當(dāng)把它嵌入在以SRAM為主的FPSLIC時，更可表現(xiàn)其三大特點(diǎn) ：提高速度；降低功耗；程序存儲量降低。
在FPSLIC 里AVR 有一些外圍設(shè)備，它包含快速8