SoC測(cè)試的發(fā)展趨勢(shì)及挑戰(zhàn)

1 前言

隨著半導(dǎo)體科技的進(jìn)步，我們已經(jīng)可以把越來(lái)越多的電路設(shè)計(jì)在同一個(gè)芯片中，這里面可能包含有中央處理器（CPU）、嵌入式內(nèi)存（Embedded memory）、數(shù)字信號(hào)處理器（DSP）、數(shù)字功能模塊（Digital function）、模擬功能模塊（Analog function）、模擬數(shù)字轉(zhuǎn)換器（ADC, DAC）以及各種外圍配置（USB, MPEG,…）等等，這就是我們所說(shuō)的SoC（系統(tǒng)單芯片）技術(shù)。目前，很多具有中央處理器功能的消費(fèi)性電子產(chǎn)品，如視頻轉(zhuǎn)換器（Set-top box）、移動(dòng)電話（mobile phones）和個(gè)人數(shù)字助理（PDA）等等，都可稱之為SoC芯片。這類產(chǎn)品不僅在市場(chǎng)上占有重要地位，且其銷售量還在不斷的增長(zhǎng)當(dāng)中，已經(jīng)越來(lái)越成為消費(fèi)性電子的主流產(chǎn)品。
　　
這類產(chǎn)品對(duì)成本與市場(chǎng)價(jià)格相當(dāng)敏感，因此，業(yè)者的競(jìng)爭(zhēng)力便來(lái)自于誰(shuí)能更好的控制成本。由于在一個(gè)芯片中集成了多種不同的功能模塊，SoC技術(shù)的發(fā)展為降低這類消費(fèi)性電子產(chǎn)品的成本提供了機(jī)會(huì)。與此同時(shí)，由于功能模塊的高度集成，SoC芯片的 設(shè)計(jì)、制造和測(cè)試過(guò)程也變得更為復(fù)雜。
降低測(cè)試成本一向是業(yè)者關(guān)注的焦點(diǎn)之一，而測(cè)試系統(tǒng)的選擇又是其中之重。安捷倫公司推出的93000 SoC測(cè)試系統(tǒng)，完全以業(yè)者的需求為考量，適時(shí)解決了業(yè)者的相關(guān)難題，為業(yè)者提供了最為經(jīng)濟(jì)有效的測(cè)試方案。

為使讀者進(jìn)一步了解安捷倫93000 SoC測(cè)試系統(tǒng)所涵蓋的功能及原理，本文針對(duì)SoC芯片的測(cè)試需求，從93000 SoC系統(tǒng)的共時(shí)測(cè)試模式和混合信號(hào)測(cè)試功能進(jìn)行了討論。

2 SoC芯片的測(cè)試需求

SoC芯片內(nèi)部非常復(fù)雜，研發(fā)制造的技術(shù)一直處于持續(xù)改進(jìn)的狀態(tài)。同樣的，在測(cè)試上也遇到前所未有的難題。SoC芯片中：

（1）晶體管的數(shù)目越來(lái)越多。

（2）為了符合顧客的需求，芯片所提供的功能越來(lái)越多。

（3）各個(gè)不同功能模塊運(yùn)作的頻率往往不同。

（4） 各功能模塊所使用的電壓也可能不同。

（5）各功能模塊的測(cè)試原理也不相同。

如何能有效進(jìn)行SoC芯片的測(cè)試工作，是學(xué)術(shù)界、產(chǎn)業(yè)界與各個(gè)研究單位都在努力解決的問(wèn)題。目前有一種方法，叫做內(nèi)置自檢（BIST, Build-In Self Test）。運(yùn)用這種測(cè)試方法時(shí)，在芯片的設(shè)計(jì)階段，就必須把自檢測(cè)試的原理考慮進(jìn)去，在制造芯片的電路中也必須要加入一些額外的自檢測(cè)試電路。測(cè)試時(shí)，只要給予芯片一些基本的信號(hào)，激活其自檢測(cè)試功能，通過(guò)芯片內(nèi)部的自檢測(cè)試電路，即可得知芯片的好壞狀況。這種方法的優(yōu)點(diǎn)是使得測(cè)試變得很簡(jiǎn)單，只需負(fù)責(zé)激活芯片內(nèi)部的自檢測(cè)試功能，然后再把測(cè)試結(jié)果判讀出來(lái)就好了。但是，自檢測(cè)試也有其缺點(diǎn)。首先，制造時(shí)必須要加入額外的自檢測(cè)試電路，因此芯片的大小及成本會(huì)增加﹔其次，在目前的應(yīng)用中，只有內(nèi)存芯片的自檢測(cè)試功能比較成熟，測(cè)試的覆蓋率較高，其它方面的芯片自檢測(cè)試功能都還在研究階段，尚無(wú)法應(yīng)用在實(shí)際測(cè)試之中﹔第三，在從事錯(cuò)誤分析的過(guò)程中，自檢測(cè)試所提供的結(jié)果有限，只能提供較少的信息來(lái)做分析。

另一種方法是運(yùn)用傳統(tǒng)的測(cè)試技術(shù)。由于SoC芯片的功能與應(yīng)用有相當(dāng)?shù)膹?fù)雜性和多變性，因此對(duì)測(cè)試系統(tǒng)所具有的能力也要求較高。測(cè)試設(shè)備本身必須要具備測(cè)試各種不同功能模塊的能力，包含對(duì)邏輯、模擬、內(nèi)存，高速或高頻電路的測(cè)試能力等等。同時(shí)測(cè)試系統(tǒng)最好是每個(gè)測(cè)試通道都有自己的獨(dú)立作業(yè)能力，避免采用資源共享的方式，以便能夠靈活運(yùn)用在各種不同的測(cè)試功能上。
芯片結(jié)構(gòu)的復(fù)雜化，測(cè)試內(nèi)容的多樣化，使得SoC芯片的測(cè)試成本有不降反升的趨勢(shì)，也使業(yè)者對(duì)測(cè)試系統(tǒng)的提出了更高的要求。安捷倫公司推出的93000 SoC測(cè)試系統(tǒng)，以其獨(dú)到的設(shè)計(jì)、靈活的配置和完善的功能，達(dá)到了這一要求。

3 共時(shí)測(cè)試(Concurrent Test)

以往測(cè)試SoC芯片，大多是采用分模塊測(cè)試的方式，例如先測(cè)試數(shù)字部分的電路功能是否正常，然后測(cè)試內(nèi)存部分，接下來(lái)再測(cè)試模擬部分，依此類推。這種方式較簡(jiǎn)單，直接從現(xiàn)有的各種測(cè)試經(jīng)驗(yàn)轉(zhuǎn)移過(guò)來(lái)即可，不過(guò)卻會(huì)花上許多測(cè)試時(shí)間?，F(xiàn)在有一種新的測(cè)試技巧，就是同時(shí)針對(duì)不同的功能模塊同時(shí)來(lái)作測(cè)試，亦即所謂的共時(shí)測(cè)試，可大幅度的縮減測(cè)試SoC芯片所需的時(shí)間。此觀念其實(shí)不難，卻是SoC測(cè)試前所未有的突破，當(dāng)然這也需要其它多方面的配合，比如，在設(shè)計(jì)方面必須事先考慮到可測(cè)性設(shè)計(jì)（DFT），要能夠允許測(cè)試系統(tǒng)同時(shí)存取到芯片內(nèi)的不同模塊﹔此外，各個(gè)模塊之間的隔離要做好，使彼此的干擾問(wèn)題減少；最后，測(cè)試系統(tǒng)要有相應(yīng)的功能，可以同時(shí)測(cè)試各種不同的功能模塊。

Agilent 的93000 SoC測(cè)試系統(tǒng)以其強(qiáng)大、靈活的硬件配置，日臻完善的軟件系統(tǒng)，為用戶提供了理想的集成測(cè)試環(huán)境，它的以下特性確保其全面支持SoC芯片的共時(shí)測(cè)試：

● 獨(dú)立的測(cè)試通道結(jié)構(gòu) 獨(dú)立的通道結(jié)構(gòu)可以使測(cè)試通道的各項(xiàng)直流和交流參數(shù)完全獨(dú)立，測(cè)試通道的動(dòng)態(tài)分組具有最大的靈活性。因此，各個(gè)測(cè)試通道可以自由地組成測(cè)試端口。

● 運(yùn)行模式的多樣性 系統(tǒng)的每一個(gè)測(cè)試通道都可以運(yùn)行在多種模式下， 如功能測(cè)試、邊界掃描、BIST控制、APG、數(shù)據(jù)采樣等。

● 獨(dú)立的端口結(jié)構(gòu) 獨(dú)立的端口結(jié)構(gòu)可以使各個(gè)端口自由地運(yùn)行在各自的電平、波形、周期、向量及其控制 指令上。同時(shí)，其獨(dú)立結(jié)構(gòu) 使得高、低端的測(cè)試通道混用成為可能，用戶可以更為靈活地選擇系統(tǒng)配置，降低測(cè)試設(shè)備的購(gòu)置費(fèi)用。

● 端口的同步功能 端口的同步功能既保證了端口間的時(shí)間精度，確保了相關(guān)端口間的相位同步，又允許獨(dú)立端口間的異步操作。

● 完善的軟件開(kāi)發(fā)環(huán)境 93000 SoC的軟件系統(tǒng)SmarTest充分支持并行測(cè)試程序的開(kāi)發(fā)、調(diào)試，能夠方便地將對(duì)各個(gè)功能模塊的測(cè)試結(jié)果集成顯示在同一窗口中。
由此可見(jiàn)，Agilent的93000 SoC測(cè)試系統(tǒng)在軟、硬件上都可以充分支持SoC芯片的共時(shí)測(cè)試，為用戶縮短測(cè)試時(shí)間、提高測(cè)試效率提供了新的空間。同時(shí)，由于其獨(dú)立的端口結(jié)構(gòu)，增強(qiáng)了系統(tǒng)配置的靈活性，為用戶提供了高效的配置方案。

4 混合信號(hào)測(cè)試(Mixed-signal　Testing)

在計(jì)算機(jī)的世界之中，我們可以發(fā)現(xiàn)到處都是數(shù)字（digital）的影子。0與1的文字、二進(jìn)制的表示，幾乎讓人處在一個(gè)絕對(duì)分明的虛幻世界里。然而在現(xiàn)實(shí)生活當(dāng)中，存在的卻多是模擬（analog）的信號(hào)，例如我們說(shuō)話的聲音、看到的影像以及感受到的溫度。為了處理人類實(shí)際的需求，在芯片中除了數(shù)字功能之外，我們也往往可以看到模擬與數(shù)字信號(hào)同時(shí)并存，即所謂的混合信號(hào)。

為了要測(cè)試芯片中的模擬電路是否正常，在測(cè)試系統(tǒng)中除了原本所具備數(shù)字方面的測(cè)試功能之外，通常還需要一些額外的選件。一般說(shuō)來(lái)，波形發(fā)生器（Arbitrary Waveform Generator, AWG）、波形采樣器（Waveform Digitizer, WD）和時(shí)隙分析儀（Timing Interval Analyzer, TIA）是最常用到的。波形發(fā)生器可用來(lái)產(chǎn)生各種形式的模擬信號(hào)，如弦波、方波、復(fù)合頻率波形等，作為測(cè)試芯片時(shí)所需的輸入波形﹔波形采樣器則是用來(lái)擷取芯片所輸出的模擬信號(hào)，以便我們處理和分析輸出結(jié)果﹔而時(shí)隙分析儀則可以檢測(cè)輸出信號(hào)在時(shí)域（time domain）方面的特性，比如頻率、工作周期、波形上升時(shí)間和下降時(shí)間等等。

舉例而言，如果要測(cè)試一個(gè)放大器或模擬數(shù)字轉(zhuǎn)換器（ADC），我們必須要使用波形發(fā)生器來(lái)產(chǎn)生模擬信號(hào)，輸入待測(cè)的芯片，以進(jìn)行所需的測(cè)試。而針對(duì)數(shù)字模擬轉(zhuǎn)換器（DAC）的測(cè)試工作，則需要波形采樣器，以擷取其所產(chǎn)生的模擬信號(hào)來(lái)做分析、判斷。對(duì)于鎖相環(huán)電路（PLL, Phase Locked Loop）的測(cè)試，可以用時(shí)隙分析儀來(lái)量測(cè)其輸出的頻率、周期等。

在混合信號(hào)的測(cè)試中，如何有效的區(qū)隔數(shù)字信號(hào)與模擬信號(hào)的互相干擾是非常重要的。由于共處在同一芯片中，這兩種不同特性的信號(hào)往往會(huì)互相干擾，因此必須要特別注意把模擬電路的供電電源與數(shù)字電路的供電電源分開(kāi)來(lái)﹔同樣的，模擬電路的接地層，也要和數(shù)字電路的接地層分開(kāi)，這樣測(cè)試出來(lái)的效果才會(huì)比較好。

Agilent的93000 SoC測(cè)試系統(tǒng)針對(duì)不同的應(yīng)用，為用戶提供了多種不同的選件，以適應(yīng)用戶對(duì)速度、精度的不同需求。以下列出了其主要選件：

High Resolution AWG (1 MSample/s 18-bit)
High Speed AWG (128 MSample/s 12-bit)
30M AWG（30 MSample/s 16-bit）
Broadband High Speed AWG (500M Sample/s 12-bit)
Ultra High Speed AWG (2.6 GSample/s 8-bit)
4.1G AWG（4.1 Gsample/s 8-bit）
High Resolution Digitizer (2M Sample/s 16-bit)
20MHz Digitizer（5 MSample/s 16-bit）
High Speed Digitizer (41M Sample/s 12-bit)
Dual High Speed Sampler (1GHz input freq. 12-bit)
Time Interval Analyzer (TIA)

93000 SoC系統(tǒng)的這些選件，可以完成對(duì)于大多數(shù)應(yīng)用的測(cè)試，如音頻電路、視頻電路以及汽車電子等。用戶可根據(jù)自己的需求，靈活選擇模擬選件，使得整個(gè)系統(tǒng)的配置更為靈活。

5 小結(jié)

SoC技術(shù)的發(fā)展，大大提高了芯片結(jié)構(gòu)的集成度，對(duì)測(cè)試技術(shù)和測(cè)試系統(tǒng)也提出了更高的要求。提高測(cè)試效率，降低測(cè)試成本，是每個(gè)業(yè)者面臨的挑戰(zhàn)。Agilent的SoC 93000 系統(tǒng)為S oC芯片提供了完備的解決方案，本文在共時(shí)測(cè)試和混 合信號(hào)測(cè)試方面進(jìn)行了探討。