新聞中心

EEPW首頁 > EDA/PCB > 新品快遞 > CADENCE邏輯設計技術為亞太芯片設計商帶來競爭優(yōu)勢

CADENCE邏輯設計技術為亞太芯片設計商帶來競爭優(yōu)勢

——
作者: 時間:2007-03-02 來源: 收藏
 宣布四家亞太芯片設計公司——Altek 公司、互芯集成電路有限公司(CoolSand Technologies)、韓國電子通信研究院(ETRI)以及 Moai電子公司已經(jīng)選擇具有全局綜合技術的 Cadence® Encounter® RTL Compiler解決方案,以改良芯片設計,加快上市時間。Encounter RTL Compiler綜合與Encounter Conformal® Equivalence Checker是Cadence Logic Design Team Solution的關鍵技術,搭配Cadence Engineering Services,幫助客戶實現(xiàn)其設計進度和滿足時序、面積及功耗需求。

  Altek 公司是臺灣領先的系統(tǒng)廠商,著力于為數(shù)碼相機市場提供一站式采購。該公司使用Encounter RTL Complier XL技術進行綜合,并使用Enocunter Conformal Equivalence Checker XL技術對其使用某臺灣晶圓廠0.13微米工藝的集成電路(IC)進行驗證?!笆褂肊ncount  
er RTL Compiler,我們能夠優(yōu)化一個超過220萬門規(guī)模芯片的時序和面積。”Altek公司ASIC業(yè)務部副總裁Simon Law說,“我們目前正在評估在今后的芯片中應用Encounter RTL Complier GXL綜合所支持的多供應電壓(MSV)和多模式功能,用于推動功能豐富但對低功耗極為渴求的便攜成像系統(tǒng)的設計。”

  Encounter RTL Compiler與Encounter ConformalEquivalence Checker是Cadence Logic Design Team Solution的一部分。Encounter RTL Complier能夠用更短的時間提供更小、更快、更酷的芯片,而Encounter Conformal Equivalence Checker是業(yè)界領先的獨立的等效驗證解決方案。




評論


相關推薦

技術專區(qū)

關閉