CADENCE數(shù)字IC設(shè)計平臺助創(chuàng)意電子完成臺灣首個65納米芯片設(shè)計
——
“以65納米工藝技術(shù)為目標是當前半導(dǎo)體設(shè)計的潮流,”GUC公司總裁兼首席運行官(COO)Jim Lai表示,“成功達到目標需要緊密集成的設(shè)計環(huán)境和自動化的低功耗設(shè)計方法學。GUC具有先進工藝設(shè)計的全面專門技巧,采用了Cadence Low-Power Solution和Encounter 平臺來進行該超過1千萬門的低功耗設(shè)計,7周內(nèi)就完成了實現(xiàn),從而幫助GUC的客戶獲得了明顯的上市時間優(yōu)勢。”
本次GUC出帶涉及預(yù)定面向生產(chǎn)的一項定制設(shè)計。GUC采用了Cadence的SoC Encounter系統(tǒng)、Encounter Conformal技術(shù)和具有SI意識的CeltIC納米延遲計算器來設(shè)計該芯片。利用SoC Encounter GXL面向
成品率的設(shè)計特性和可制造性能力,加上虛擬CMP和關(guān)鍵區(qū)域分析工具,GUC獲得了品質(zhì)更佳的結(jié)果。
GUC在該項設(shè)計中使用的許多工具也是Cadence Logic Design Team Solution的一部分,它使用包涵設(shè)計和驗證的集成和整體方法,通過從計劃到閉合的管理和邏輯簽收,幫助邏輯設(shè)計團隊提高了進度可預(yù)測性。這代表了Cadence整體策略的另一項可交付部分,為特定的工程師團隊提供量身定制的解決方案。
評論