Siloti VE時(shí)序仿真提升IC設(shè)計(jì)生產(chǎn)力

門級(jí)電路（gate level）的時(shí)序仿真至今仍是芯片驗(yàn)證流程中普遍使用的方法。Siloti Replay模塊大幅降低在時(shí)序仿真中對(duì)信號(hào)轉(zhuǎn)存（signal dumping）的要求，且在發(fā)現(xiàn)仿真結(jié)果出現(xiàn)錯(cuò)誤時(shí)可同時(shí)改善原本緩慢而高成本的重新仿真時(shí)間。Springsoft資深產(chǎn)品處長(zhǎng)茅華指出：「時(shí)序收斂是現(xiàn)今IC設(shè)計(jì)所需面對(duì)的重要課題， Siloti Replay模塊可以加速仿真的速度并很快的找出時(shí)序問(wèn)題。當(dāng)在仿真中發(fā)現(xiàn)時(shí)序錯(cuò)誤時(shí)，工程師可以用Siloti Replay模塊只針對(duì)出問(wèn)題的時(shí)間范圍執(zhí)行一小段的仿真，這絕對(duì)可以大幅縮短產(chǎn)品設(shè)

IC驗(yàn)證過(guò)程中，由于偵錯(cuò)的需要必須獲取并轉(zhuǎn)存（dump）大量的數(shù)據(jù)，導(dǎo)致執(zhí)行門級(jí)電路（gate level）的時(shí)序仿真變得十分緩慢，因此大部份工程師選擇只在仿真結(jié)果出錯(cuò)時(shí)再重新執(zhí)行仿真以轉(zhuǎn)存信號(hào)數(shù)據(jù)。但僅管設(shè)計(jì)師只需要少部分的數(shù)據(jù)做分析，系統(tǒng)還是必須花費(fèi)大量的時(shí)間執(zhí)行整個(gè)芯片的重新仿真。Siloti Replay模塊徹底解決這樣的問(wèn)題，它只專注在需要偵錯(cuò)的部分作重新仿真并只轉(zhuǎn)存絕對(duì)必要的數(shù)據(jù)，來(lái)達(dá)到快速仿真。因此，運(yùn)用Siloti Replay 技術(shù)只需很小的文件存取空間，便可達(dá)成完整偵錯(cuò)的目的。

茅華進(jìn)一步強(qiáng)調(diào)：「Siloti信號(hào)能見(jiàn)度增強(qiáng)系統(tǒng)SimVE (Visibility Enhancement)的分析引擎可以自動(dòng)根據(jù)這些 “關(guān)鍵信號(hào)（essential signal）”值來(lái)進(jìn)行重新仿真的程序，這樣不但可以加快仿真速度，更可以大幅縮減需要的文件空間。此外，IC設(shè)計(jì)工程師可以使用熟悉的Verdi偵錯(cuò)系統(tǒng)進(jìn)行偵錯(cuò)， Siloti SimVE 會(huì)自動(dòng)根據(jù)這些 “關(guān)鍵信號(hào)”推算出其它未轉(zhuǎn)存的信號(hào)數(shù)據(jù)，讓使用者可以進(jìn)行完整的偵錯(cuò)?！?/P>

Siloti Replay模塊的特點(diǎn)在于偵錯(cuò)過(guò)程中發(fā)現(xiàn)時(shí)序問(wèn)題時(shí)，它只需執(zhí)行一小段的時(shí)序仿真，市面上的主要仿真軟件都可通過(guò)PLI接口與Siloti Replay共同運(yùn)作。使用者將會(huì)明顯感覺(jué)到仿真速度的加快，因?yàn)镾iloti Replay 模塊可控制仿真軟件直接切入有問(wèn)題的時(shí)間點(diǎn)，而不需要從頭開(kāi)始重行執(zhí)行仿真程序。這種精確的時(shí)序再生仿真可以運(yùn)用同一份 ” 關(guān)鍵信號(hào)”轉(zhuǎn)存盤來(lái)重復(fù)執(zhí)行，并使用Verdi偵錯(cuò)系統(tǒng)做進(jìn)階的分析來(lái)找到時(shí)序問(wèn)題真正發(fā)生的原因。