基于C*SoC200的32位稅控機(jī)專用系統(tǒng)芯片設(shè)計

摘    要：本文首先介紹了一個32位嵌入式稅控機(jī)專用系統(tǒng)芯片C3118的功能、結(jié)構(gòu)和特點，然后分析了一個自動化程度很高的SoC設(shè)計平臺——C*SoC200，對該平臺的主要結(jié)構(gòu)和功能進(jìn)行了分析。
關(guān)鍵詞：IP；SoC；平臺；仿真

引言
2003年7月，中國國家質(zhì)量監(jiān)督檢驗檢疫總局發(fā)布了由稅控機(jī)國家標(biāo)準(zhǔn)制定委員會制定的稅控收款機(jī)國家標(biāo)準(zhǔn)。并將陸續(xù)出臺一系列的管理法規(guī)。為了滿足國家標(biāo)準(zhǔn)的要求，各稅控機(jī)生產(chǎn)廠家都在積極使用32位MCU開發(fā)符合新規(guī)范的稅控機(jī)。而32位的嵌入式稅控機(jī)專用芯片的設(shè)計就成了目前稅控機(jī)技術(shù)發(fā)展的關(guān)鍵。
蘇州國芯科技有限公司研發(fā)了一款32位稅控機(jī)專用嵌入式系統(tǒng)芯片——CC3118，從而大大推進(jìn)了稅控機(jī)的核心技術(shù)。以32位嵌入式處理器C*Core為核心的SoC設(shè)計平臺是一個功能強(qiáng)大、自動化程度高的SoC仿真驗證平臺。該平臺是針對SoC的難點而設(shè)計的，使用方便，能大大縮短SoC設(shè)計的周期，而C*SoC200是支持C*Core (M*Core)310的最新SoC設(shè)計平臺，CC3118就是用該平臺開發(fā)的一個SoC產(chǎn)品。

CC3118系統(tǒng)芯片
CC3118的溫度范圍從-40℃ 到85℃，最大工作頻率為60MHz。CC3118把一個功能強(qiáng)大的RISC C310處理器、外圍模塊以及接口邏輯整合在一起，從而提高了整個系統(tǒng)的性能，同時減少了系統(tǒng)組件的數(shù)量，簡化了系統(tǒng)開發(fā)難度，提高了應(yīng)用系統(tǒng)的性價比。CC3118 的結(jié)構(gòu)框圖見圖1。
從圖中可以看到，CC3118中處理器核為C310，C*CORE C310S是完全可綜合的32位嵌入式RISC CPU。主要特點包括：低功耗、高性能、高代碼密度。特別適用于手提設(shè)備(PDA、移動電話)、通訊設(shè)備(無線局域網(wǎng)、路由器)、汽車工業(yè)(ABS、安全氣囊、電噴控制、剎車控制)、家用電器以及眾多的工業(yè)過程控制。與C210DS相比，C310S通過集成整數(shù)陣列乘法器、增強(qiáng)流水線的存取操作、加大指令緩沖，擴(kuò)展了C210DS系列的指令集與功能。
從上面可以看到，CC3118是一個規(guī)模很大的高性能系統(tǒng)芯片，如果沒有一個很好的SoC設(shè)計平臺，要完成該芯片的設(shè)計將是非常困難的，而蘇州國芯的SoC設(shè)計平臺C*SoC200則很好地解決了該問題。

C*SoC系統(tǒng)芯片仿真驗證平臺
C*SoC是CDK(ChinaCore Development Kit)技術(shù)轉(zhuǎn)讓包的重要組成部分。應(yīng)用C*SoC200平臺，SoC 設(shè)計者可以更加專注于開發(fā)高附加值的面向應(yīng)用的IP 模塊。C*SoC200不僅能夠快速建立SoC工程，還提供一個靈活、開放的驗證環(huán)境，降低驗證工作量。因此，邏輯仿真與驗證是該平臺的主要功能。如圖2所示，C*SOC 平臺可以用在芯片設(shè)計流程的行為仿真、綜合后門級仿真以及布局后仿真三個環(huán)節(jié)中。
C*SoC設(shè)計平臺以SoC的設(shè)計方法為流程，并利用EDA自動化設(shè)計工具。平臺主要包含兩部分：第一部分是以C*Core的三種設(shè)計模型(行為模型、時序模型和版圖模型)和C*Bus總線構(gòu)成的SoC芯片設(shè)計數(shù)據(jù)庫。庫內(nèi)還包含了多個IP模塊，比如中斷控制、看門狗、I/O接口、同步及異步的串口、時鐘等等。這是依據(jù)IP重用的設(shè)計方法設(shè)計的，因此，基于該平臺以增減IP模塊可以事半功倍，在短期內(nèi)完成芯片設(shè)計。
第二部分是支持自動化設(shè)計的軟件環(huán)境。在SoC設(shè)計中最花時間的是仿真和驗證，而且在設(shè)計流程中，有三種類型的仿真和驗證：綜合之前的RTL設(shè)計仿真和驗證；綜合之后的門級仿真驗證；版圖設(shè)計完成后的后仿真和驗證。SoC設(shè)計平臺能自動架構(gòu)驗證平臺，并且有測試和誤差報告功能，可幫助工程師準(zhǔn)確地解決設(shè)計時所面臨的問題。為了便利并縮短仿真的時間，SoC設(shè)計平面在仿真時能混合使用多種設(shè)計語言，如RTL、門級和網(wǎng)級。例如，工程師增加新的IP模塊到芯片中時，只有新模塊用門級，而其他重用的部分就可使用RTL的描述，以加快仿真的速度。
C*SoC200是針對SoC的難點而設(shè)計的，使用方便，能大大縮短SoC設(shè)計的周期。通過該平臺不但能驗證單個IP的正確，而且能從系統(tǒng)的角度，在整個芯片的水平上進(jìn)行軟/硬件的協(xié)同驗證，保證SoC 芯片功能得到充分驗證。C*SoC 有效支持不同層次的仿真，如RTL、門級、功能模型等。同時，C*SoC 還可以支持不同層次IP的混合仿真。C*SoC平臺支持Testbench 的重用。在C*SoC 中提供了多個通用的IP 模塊，同時提供了豐富的功能驗證模塊，可以節(jié)省設(shè)計者寶貴的時間。在C*SoC中提供C*Bus，通過C*Bus可以很輕松地集成各種IP 模塊。C*SoC 平臺中包括Master 和Slave 等驗證模式。C*SoC 的結(jié)構(gòu)設(shè)置考慮了SoC 設(shè)計團(tuán)隊的分工。整個平臺的目錄結(jié)構(gòu)清晰，分工明確。圖3描述了SoC的仿真和驗證環(huán)境。

基于C*SoC200的稅控機(jī)專用系統(tǒng)芯片CC3118設(shè)計
在CC3118設(shè)計時，先以C*SoC200平臺中提供的現(xiàn)有系統(tǒng)芯片項目為基礎(chǔ)，添加一些IP，如PS2HC、LCDC、UCI、PLL等，從而可以快速構(gòu)架CC3118系統(tǒng)芯片的設(shè)計環(huán)境，大大縮短了該系統(tǒng)芯片的仿真和驗證時間。
在C*SoC200的轉(zhuǎn)讓包中，包含一個名為helios的芯片工程，是一個以C*Core為核心的32位嵌入式CPU，其主要的功能特征包括：
?C*COR處理器
   - 32位精簡指令集結(jié)構(gòu)
   - 低功耗、高性能
?OnCE調(diào)試接口
?中斷控制器
   - 多達(dá)40個中斷源
   - 32個中斷優(yōu)先級
   - 可以根據(jù)中斷優(yōu)先級打開或者關(guān)閉中斷
   - 正常和快速兩種中斷模式
   - 支持自動矢量和矢量中斷請求
   - 可以屏蔽某個中斷優(yōu)先級以下的中斷
   - 可以由軟件產(chǎn)生中斷
?支持外部中斷的8位端口(EPORT):
?看門狗定時器
?復(fù)位模塊
?外部總線接口
   - 可以直接訪問外部的RAM、ROM、FLASH以及內(nèi)存映射的外部設(shè)備
  - 23位地址總線以及4個片選信號可以提供32M的外部存儲尋址空間
helios芯片的結(jié)構(gòu)圖如圖4所示。
因此，在設(shè)計CC3118的時候，只要以該項目為基礎(chǔ)添加所需的IP，而系統(tǒng)原有的IP都無需重新設(shè)計和驗證，設(shè)計者只要采用按照C*Bus總線接口標(biāo)準(zhǔn)設(shè)計的IP，將其加入該系統(tǒng)而快速構(gòu)成新的系統(tǒng)，在C*SoC200軟件包中，添加IP也相當(dāng)?shù)姆奖?，只要通過填寫一個腳本文件就可完成主要的工作。

結(jié)語
C*SoC200系統(tǒng)仿真驗證平臺可用快速的構(gòu)架和以32位嵌入式處理器C*Core為核心的SoC，實現(xiàn)系統(tǒng)軟硬件協(xié)同驗證功能，具有很高驗證自動化程度，并且是經(jīng)過工程師反復(fù)使用的成熟產(chǎn)品。稅控機(jī)專用系統(tǒng)芯片只是其成功開發(fā)的一個產(chǎn)品，該設(shè)計平臺能使中國IC設(shè)計界達(dá)到快速推廣32位嵌入式SoC的開發(fā)?！?/P>