Cadence和MIPS合作瞄準32位核心芯片
加入技術交流群
Cadence公司和MIPS公司宣布為 MIPS32 24K芯片的用戶提供優(yōu)化的MIPS-Cadence Encounter 參考方法。這種經過優(yōu)化的數字IC設計平臺將SoC Encounter RTL-to-GDSII和Encounter RTL Compiler 綜合器相結合，支持0.13mm級的芯片設計。www.mips.com
Cadence公司和MIPS公司宣布為 MIPS32 24K芯片的用戶提供優(yōu)化的MIPS-Cadence Encounter 參考方法。這種經過優(yōu)化的數字IC設計平臺將SoC Encounter RTL-to-GDSII和Encounter RTL Compiler 綜合器相結合，支持0.13mm級的芯片設計。www.mips.com
評論