新聞中心

EEPW首頁(yè) > EDA/PCB > 新品快遞 > 瑞薩開發(fā)出具有45nm及以上工藝的微處理器和SoC器件

瑞薩開發(fā)出具有45nm及以上工藝的微處理器和SoC器件

——
作者: 時(shí)間:2007-06-29 來(lái)源:EEPW 收藏
瑞薩科技布,開發(fā)出一種具有45 nm(納米)及以上工藝的微處理器和(系統(tǒng)級(jí)芯片)器件、低成本制造能力的超高性能晶體管技術(shù)。新技術(shù)利用瑞薩開發(fā)的專有混合結(jié)構(gòu)(在2006年12月以前發(fā)布的一種先進(jìn)技術(shù))改善了CMIS(注1)晶體管的性能。瑞薩已經(jīng)在2007年6月12日于日本京都舉行的2007年超大規(guī)模集成電路技術(shù)專題研討會(huì)(2007 Symposium on VLSI Technology)上闡述了這一新的、增強(qiáng)的混合結(jié)構(gòu),并演示了測(cè)試數(shù)據(jù)。

像以前的技術(shù)一樣,新的半導(dǎo)體制造技術(shù)有一個(gè)采用氮化鈦(TiN)金屬柵極的P型晶體管,以及一個(gè)采用傳統(tǒng)多晶硅柵極的N型晶體管。不過(guò),新的P型晶體管采用兩層?xùn)艠O結(jié)構(gòu),而不是單層?xùn)艠O,以更有效地控制門限電壓(注2)。而且,新型混合結(jié)構(gòu)利用應(yīng)變硅制造技術(shù)來(lái)提升驅(qū)動(dòng)電流能力。與以前的瑞薩混合結(jié)構(gòu)相比,這些創(chuàng)新產(chǎn)品的性能大約提高了20%。重要的是,新型結(jié)構(gòu)可以實(shí)現(xiàn)低成本制造,因?yàn)樗恍枰獙?duì)目前的制造工藝進(jìn)行重大改變。

一個(gè)包含40 nm柵極長(zhǎng)度晶體管的實(shí)驗(yàn)芯片已經(jīng)制造完成。對(duì)這個(gè)芯片的測(cè)試數(shù)據(jù)證實(shí)了其全球頂級(jí)水平的驅(qū)動(dòng)性能:在1.2 V電源電壓條件下,N型晶體管為1,068μA/μm,P型晶體管為555μA/μm。


關(guān)鍵詞: SoC ASIC

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉