新聞中心

EEPW首頁 > EDA/PCB > 新品快遞 > 安華高科技推出采用65 nm CMOS工藝的SerDes

安華高科技推出采用65 nm CMOS工藝的SerDes

——
作者: 時(shí)間:2007-09-03 來源:EEPW 收藏
Avago Technologies()宣布,已經(jīng)在納米(工藝技術(shù)上取得17 Gbps SerDes(串行/解串)的高性能輸出。持續(xù)其在SerDes技術(shù)的領(lǐng)導(dǎo)地位,Avago最新一代的工藝技術(shù)能夠節(jié)省高達(dá)25%的功耗和空間。擁有接近4,500萬通道數(shù)的SerDes總出貨量,Avago在提供可靠高性能知識(shí)產(chǎn)權(quán)(IP)上擁有輝煌穩(wěn)定的紀(jì)錄,現(xiàn)在更以 工藝上經(jīng)驗(yàn)證的17 Gbps SerDes性能將ASIC設(shè)計(jì)極限推升到更高層次。

Avago SerDes內(nèi)核的模塊化架構(gòu)和多重速率處理能力具有相當(dāng)好的延展性,同時(shí)高靈活度的電源管理選擇也為系統(tǒng)制造商帶來高達(dá)40%的功耗節(jié)省,相當(dāng)適合以太網(wǎng)交換器/路由器以及存儲(chǔ)交換應(yīng)用。這項(xiàng)SerDes技術(shù)可以支持各種廣泛的標(biāo)準(zhǔn),例如PCI-Express、光纖通道(1GFC - 16GFC)、CX-4、XAUI/ CEI-6G、XFI以及802.3ap等,同時(shí)也適合芯片間互連以及背板式架構(gòu)應(yīng)用。Avago的ASIC技術(shù)同時(shí)也提供有內(nèi)置BERT,帶來通道比特錯(cuò)誤率的優(yōu)化,而片上高速監(jiān)測(cè)范圍更可以讓系統(tǒng)設(shè)計(jì)人員在時(shí)域上查看芯片內(nèi)部所接收的信號(hào)。

「Avago領(lǐng)先市場(chǎng)推出高性能SerDes IP的能力再一次展現(xiàn)在17 Gbps內(nèi)核的推出上,」Avago科技ASIC產(chǎn)品事業(yè)部副總裁James Stewart表示,「通過 硅芯片經(jīng)實(shí)際驗(yàn)證的性能表現(xiàn),我們已經(jīng)取得了滿足先進(jìn)企業(yè)用戶越來越高密度和速度需求的良好戰(zhàn)略地位?!?

Avago在系統(tǒng)層級(jí)架構(gòu)的定義初期就已經(jīng)為產(chǎn)品加入了各種測(cè)試功能,同時(shí)也考慮到線路制造測(cè)試、功能測(cè)試、系統(tǒng)通電和糾錯(cuò)以及現(xiàn)場(chǎng)診斷等多種功能,取得能夠以更快速度將高可靠性高帶寬網(wǎng)絡(luò)和存儲(chǔ)系統(tǒng)投放市場(chǎng)的成果。
linux操作系統(tǒng)文章專題:linux操作系統(tǒng)詳解(linux不再難懂)


評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉