高性能數(shù)據(jù)采集系統(tǒng)芯片LM12H458及其應(yīng)用

作者：時(shí)間：2008-03-18 來(lái)源：國(guó)外電子元器件

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對(duì)面交流
  海量資料庫(kù)查詢(xún)

1　概述

　　LM12H458是高集成度的數(shù)據(jù)采集系統(tǒng)DAS芯片，它將采樣保持、A/D轉(zhuǎn)換集成在一塊芯片內(nèi)，從而大大減少了外圍電路的設(shè)計(jì)。其8路模擬信號(hào)輸入既可作為單端輸入，又可兩兩組成差分輸入。器件內(nèi)部提供的一個(gè)2.5V參考電壓、8×48bit指令RAM和32×16bit的FIFO大大減小了微處理器的負(fù)擔(dān)。LM12H458的工作電壓為3～5.5V，功耗小于34ｍＷ，待命模式下的功耗只有50μＷ。此外，LM12H458還有如下主要性能：

　　有三種工作模式：分別為帶符號(hào)的13位模式、帶符號(hào)的9位模式和看門(mén)狗模式；
　　
　　有8個(gè)模擬信號(hào)輸入通道，模擬信號(hào)可單端輸入，也可差分輸入；
　　
　　內(nèi)置采樣保持和2.5V參考電壓；
　　
　　內(nèi)含32×16bit的FIFO；
　　
　　采樣時(shí)間和轉(zhuǎn)換速率可編程；
　　
　　具有自校準(zhǔn)和診斷模式；
　　
　　帶有8位或16位數(shù)據(jù)總線。
　　
　　2 引腳功能和功能說(shuō)明

　　LM12H458的引腳功能如表1所列。圖1為其內(nèi)部功能框圖。LM12H458是一個(gè)多功能數(shù)據(jù)采集系統(tǒng)，其內(nèi)部的電荷重分配ADC采用電容梯形網(wǎng)絡(luò)代替普通的電阻梯形網(wǎng)絡(luò)，并使用逐步逼近寄存器的DAC使VREF－和VREF＋之間產(chǎn)生一個(gè)中間電壓，該電壓與輸入的采樣電壓相比較可產(chǎn)生數(shù)字輸出的每一位，中間電壓的個(gè)數(shù)和比較的次數(shù)對(duì)應(yīng)于ADC的分辨率，通過(guò)校準(zhǔn)ADC中的電容網(wǎng)絡(luò)可校準(zhǔn)數(shù)字輸出的每一位精度。LM12H458有兩種不同的校準(zhǔn)模式：一種是補(bǔ)償偏移電壓或零誤差，在該模式下只測(cè)量一次偏移誤差，并依此建立修正系數(shù)；另一種為修正偏移誤差和ADC線性誤差，稱(chēng)為全校準(zhǔn)。將該模式下的偏移誤差測(cè)量八次，并取平均值即可建立修正系數(shù)。上述兩種模式的修正系數(shù)被存貯在內(nèi)部的偏移修正寄存器中。LM12H458的線性修正是通過(guò)修正內(nèi)部DAC的失配電容獲得的，在LM12H458內(nèi)部ROM中存有校準(zhǔn)算法，可對(duì)每一個(gè)電容校準(zhǔn)8次并取平均值，從而產(chǎn)生線性修正系數(shù)。一旦校準(zhǔn)后，內(nèi)部算術(shù)邏輯單元（ALU）即可使用偏移誤差修正系數(shù)和線性修正系數(shù)來(lái)修正每一次的轉(zhuǎn)換結(jié)果?？撮T(mén)狗模式用于監(jiān)控單端輸入或差分輸入信號(hào)的幅值。每個(gè)采樣信號(hào)都有上下兩個(gè)門(mén)限，輸入信號(hào)高于或低于某一門(mén)限值都會(huì)產(chǎn)生中斷。

　　表1 LM12H458的腳符號(hào)及功能

　　LM12H458是一個(gè)多功能數(shù)據(jù)采集系統(tǒng)，內(nèi)部有28個(gè)16bit的寄存器，各個(gè)寄存器的功能如下：
　　
　　配置寄存器是DAS的控制中心，可用于控制序列器的啟動(dòng)和停止、復(fù)位RAM指針和標(biāo)志、設(shè)置待命狀態(tài)、校準(zhǔn)偏移和線性誤差、選擇RAM區(qū)等。
　　
　　指令RAM分為三個(gè)區(qū)：指令區(qū)、門(mén)限1區(qū)、門(mén)限2區(qū)。每一條指令（48bit＝3X16bit）分散在三個(gè)16比特字寬的RAM區(qū)中，三個(gè)區(qū)的選擇可由配置寄存器2bit的RAM指針來(lái)控制。指令區(qū)可設(shè)置通道的選擇、工作模式、采樣時(shí)間和循環(huán)位。其它兩個(gè)區(qū)用于設(shè)置上下門(mén)限值。DAS可從指令0連續(xù)執(zhí)行所有設(shè)置的指令，執(zhí)行的最后一條指令的循環(huán)位為1時(shí)，再返回到指令0。指令執(zhí)行期間，微處理器不能訪問(wèn)指令RAM，只有處理器終止指令循環(huán)后才可訪問(wèn)。
　　
　　FIFO為只讀寄存器，可用于存儲(chǔ)轉(zhuǎn)換結(jié)果。
　　
　　中斷使能寄存器可使用戶激活8個(gè)中斷源，該寄存器的高字節(jié)與中斷1、2有關(guān)。

　　圖2 LM12H458與80C51的接口電路
　　
　　中斷狀態(tài)寄存器和門(mén)限狀態(tài)寄存器用于指示DAS中斷源和輸入信號(hào)是否超過(guò)上門(mén)限或下門(mén)限。
　　
　　定時(shí)寄存器用于設(shè)置指令執(zhí)行前的等待時(shí)間。而指令寄存器的bit9可使能或禁止插入等待時(shí)間。
　　
　　LM12H458有8個(gè)中斷源，各中斷具有同等的優(yōu)先級(jí)別，中斷使能寄存器可使能或禁止相應(yīng)的中斷，當(dāng)發(fā)生中斷時(shí)，中斷狀態(tài)寄存器相應(yīng)的位置1。各個(gè)中斷對(duì)應(yīng)的功能如下：

　　*INT0：模擬輸入信號(hào)在規(guī)定的門(mén)限值以外產(chǎn)生中斷。

　　*INT1：序列發(fā)生器執(zhí)行到某條指令時(shí)，該指令地址等于中斷使能寄存器中bit8～bit10設(shè)定的值時(shí)，產(chǎn)生中斷。

　　*INT2：A/D轉(zhuǎn)換的結(jié)果保存在FIFO，當(dāng)FIFO中轉(zhuǎn)換結(jié)果的個(gè)數(shù)等于中斷使能寄存器比特11～15中設(shè)定的值時(shí)，產(chǎn)生中斷。

　　*INT3：完成單次采樣自動(dòng)校準(zhǔn)后產(chǎn)生中斷。

　　*INT4：完成一次完整的自校準(zhǔn)后產(chǎn)生中斷。

　　*INT5：執(zhí)行時(shí)，指令暫停位為1時(shí)產(chǎn)生中斷。

　　*INT6：電源指示中斷，當(dāng)芯片供電電壓小于4V時(shí)，產(chǎn)生中斷。

　　*INT7：在從等待模式返回10ms后產(chǎn)生中斷。