基于SOC中處理器核的串?dāng)_故障激勵(lì)檢測(cè)

　　使用SBST進(jìn)行故障檢測(cè)時(shí)的系統(tǒng)基本要求

　　典型的SOC系統(tǒng)由若干IP核、用戶(hù)定義邏輯(UDL)以及核間互聯(lián)總線組成，其原理圖如圖1所示。為了對(duì)SOC中IP核間互聯(lián)總線進(jìn)行串?dāng)_故障的激勵(lì)檢測(cè)[1～3]，在使用基于軟件的自測(cè)試(SBST)方法時(shí)，由處理器核(CPU)產(chǎn)生測(cè)試矢量并對(duì)被測(cè)總線施加激勵(lì)，要對(duì)CPUC6核間的互聯(lián)總線進(jìn)行故障測(cè)試時(shí)，要求的測(cè)試矢量的流向如圖1中的點(diǎn)線箭頭所示。由圖1中所示施加激勵(lì)矢量的過(guò)程可以看出，測(cè)試矢量流經(jīng)被測(cè)總線，在測(cè)試矢量到達(dá)終端C6時(shí)，為了對(duì)測(cè)試響應(yīng)進(jìn)行分析，此時(shí)要求進(jìn)入C6的矢量和通過(guò)C6后的輸出的矢量不因C6的存在而改變，這就要求C6具有透明(Transparent)的特性。對(duì)于符合IEEE1149.1測(cè)試標(biāo)準(zhǔn)的IP核，可以使用標(biāo)準(zhǔn)中規(guī)定的公開(kāi)指令EXTEST通過(guò)Capter-DR，Shift-DR，Updata-DR等控制狀態(tài)使系統(tǒng)引腳的輸入和輸出一致。但這種方法要經(jīng)過(guò)一個(gè)串行移位的過(guò)程，故使得總體測(cè)試時(shí)間較長(zhǎng)，成為測(cè)試效率提高的瓶頸。為此本文提出了一種改進(jìn)方案，以下以雙向腳為例進(jìn)行說(shuō)明，其示意圖如圖2所示。由圖2中可以看出，為了使得IP核在進(jìn)行系統(tǒng)總線串?dāng)_故障激勵(lì)檢測(cè)時(shí)具有透明的特性，在IP核的原始輸入端和輸出端之間加入了兩個(gè)多路選擇器，通過(guò)測(cè)試控制信號(hào)Test的作用使其在測(cè)試和正常工作狀態(tài)之間轉(zhuǎn)換，當(dāng)Test=0時(shí)，IP核處于正常的工作狀態(tài)，輸入信號(hào)通過(guò)MUX1進(jìn)入系統(tǒng)邏輯，經(jīng)過(guò)處理后的信號(hào)通過(guò)MUX2直接輸出，即此時(shí)的信號(hào)的通路為Input→MUX1→系統(tǒng)邏輯→MUX2→Output；而沒(méi)有經(jīng)過(guò)這種改進(jìn)時(shí)的信號(hào)通路為Input→系統(tǒng)邏輯→Output，可以看出，改進(jìn)后IP核的信號(hào)通路中只是多通過(guò)了兩個(gè)多路選擇器，故對(duì)IP核的正常工作幾乎沒(méi)有影響。當(dāng)Test=1時(shí)，IP核處于總線測(cè)試狀態(tài)，此時(shí)的信號(hào)通路為Input→MUX1→MUX2→Output；而沒(méi)有經(jīng)過(guò)這種改進(jìn)時(shí)的信號(hào)通路同樣為Input→系統(tǒng)邏輯→Output，此時(shí)可以看出，改進(jìn)后IP核在系統(tǒng)總線處于測(cè)試狀態(tài)時(shí)的信號(hào)通路中使用兩個(gè)多路選擇器代替了原有的系統(tǒng)邏輯，這在保證信號(hào)不變性的同時(shí)也極大地提高了系統(tǒng)總線的測(cè)試速度，而實(shí)現(xiàn)這一目標(biāo)的代價(jià)是微小的。

圖1　典型的SOC系統(tǒng)

圖2 IP核的透明化方案
  
　　漸進(jìn)式串?dāng)_故障激勵(lì)檢測(cè)模型

　　漸進(jìn)式串?dāng)_故障激勵(lì)檢測(cè)模型的基本思想為:在對(duì)系統(tǒng)芯片IP核間互連總線進(jìn)行串?dāng)_故障激勵(lì)檢測(cè)時(shí)，首先使用低強(qiáng)度級(jí)別的激勵(lì)矢量，級(jí)別越低，同一組激勵(lì)矢量可同時(shí)用于檢測(cè)越多的不同傳輸線的串?dāng)_故障，如果在低級(jí)別時(shí)沒(méi)能檢測(cè)出串?dāng)_故障則由低到高增強(qiáng)激勵(lì)矢量，直到發(fā)現(xiàn)串?dāng)_故障或最高級(jí)別的激勵(lì)矢量已施加。該模型的思想是一個(gè)不斷增強(qiáng)激勵(lì)的漸進(jìn)式過(guò)程。漸進(jìn)式串?dāng)_故障激勵(lì)檢測(cè)模型既可以保證串?dāng)_故障檢測(cè)的覆蓋率，同時(shí)也可以提高檢測(cè)的效率。使用該模型進(jìn)行串?dāng)_故障激勵(lì)檢測(cè)的流程圖如圖3。

圖3　漸進(jìn)式串?dāng)_故障激勵(lì)檢測(cè)模型

　　漸進(jìn)式串?dāng)_故障激勵(lì)檢測(cè)模型所需的激勵(lì)檢測(cè)矢量和檢測(cè)對(duì)象的總線寬度、激勵(lì)強(qiáng)度有關(guān)。設(shè)串?dāng)_故障激勵(lì)檢測(cè)的對(duì)象為N線并行傳輸線系統(tǒng)，其中N為偶數(shù)，對(duì)N為奇數(shù)的情況可以進(jìn)行類(lèi)推；設(shè)使用第2k級(jí)強(qiáng)度的激勵(lì)矢量可以檢測(cè)出其串?dāng)_故障發(fā)生，可同時(shí)檢測(cè)出有串?dāng)_故障的傳輸線的個(gè)數(shù)為n，則
    n=N-(n+1)k。
    得到最終的表達(dá)式為
    n=[(N-k)/(k+1)]                                                                    (1)

　　對(duì)式(1)中的取整是為了保證激勵(lì)的強(qiáng)度取高級(jí)別。

　　由式(1)可以看出，使用兩個(gè)串?dāng)_故障激勵(lì)矢量可以同時(shí)對(duì)n條傳輸線的串?dāng)_故障同時(shí)進(jìn)行激勵(lì)檢測(cè)，且n和并行傳輸線的個(gè)數(shù)N成正比。對(duì)于N線并行傳輸線系統(tǒng)，測(cè)試所有傳輸線的所有類(lèi)型的串?dāng)_故障(gp，gn，df，dr)所需的測(cè)試激勵(lì)矢量數(shù)t=6[N/n]取上整數(shù)。

　　設(shè)激勵(lì)強(qiáng)度級(jí)別為2，被測(cè)總線的寬度為8，則使用漸進(jìn)式串?dāng)_故障激勵(lì)檢測(cè)模型所需的激勵(lì)矢量的個(gè)數(shù)為18個(gè)。

　　基于軟件的自測(cè)試(SBST)過(guò)程

　　使用SBST方法對(duì)IP核間互聯(lián)總線進(jìn)行串?dāng)_故障激勵(lì)檢測(cè)時(shí)，根據(jù)一般SOC中都含有處理器核這一事實(shí)，利用其具有的處理和計(jì)算能力產(chǎn)生串?dāng)_故障的激勵(lì)矢量，并對(duì)測(cè)試響應(yīng)進(jìn)行分析。這里產(chǎn)生的測(cè)試矢量是漸進(jìn)式串?dāng)_故障激勵(lì)檢測(cè)模型所需的，系統(tǒng)中IP核中和被測(cè)總線相連的引腳都經(jīng)過(guò)了透明化的改進(jìn)，在這兩個(gè)前提下，IP核間互聯(lián)總線的SBST測(cè)試過(guò)程如圖4所示。

圖4　IP核間串?dāng)_故障激勵(lì)檢測(cè)流程圖

　　由以上的使用SBST進(jìn)行串?dāng)_故障激勵(lì)檢測(cè)的過(guò)程可以看出，由于SBST測(cè)試方法是以處理器核為基礎(chǔ)的，因此在進(jìn)行串?dāng)_故障激勵(lì)檢測(cè)前要確保處理器核本身的功能完全正確，同時(shí)由于要測(cè)試的對(duì)象為IP核間的互聯(lián)總線，而不同總線連接是通過(guò)系統(tǒng)的總線仲裁IP核來(lái)完成的，因此其在總線串?dāng)_故障測(cè)試過(guò)程中也要確保功能正確。在有了這兩個(gè)前提的基礎(chǔ)上，就可以使用SBST方法進(jìn)行各個(gè)IP核間互聯(lián)總線的串?dāng)_故障激勵(lì)檢測(cè)，測(cè)試分析的結(jié)果可以存儲(chǔ)在固定的存儲(chǔ)區(qū)中用于測(cè)試后的分析。

　　針對(duì)以上提出IP核透明化處理所需的額外硬件開(kāi)銷(xiāo)問(wèn)題，使用VerilogHDL語(yǔ)言對(duì)其進(jìn)行了參數(shù)化的描述，其中是以和被測(cè)總線相連的引腳數(shù)為參數(shù)，使用仿真工具Verilog-XL對(duì)該描述進(jìn)行了功能仿真。

　　仿真結(jié)果表明，使用SBST方案進(jìn)行串?dāng)_故障的激勵(lì)檢測(cè)具有測(cè)試實(shí)時(shí)性、所需額外硬件開(kāi)銷(xiāo)少、測(cè)試效率高以及無(wú)需IP核內(nèi)部結(jié)構(gòu)信息等特點(diǎn)。同時(shí)，因?yàn)槭┘拥臏y(cè)試矢量是漸進(jìn)式串?dāng)_故障激勵(lì)檢測(cè)模型所需的測(cè)試矢量，故其對(duì)串?dāng)_故障的檢測(cè)率為100%。這使得這種測(cè)試方案的性?xún)r(jià)比很高，因此其應(yīng)作為眾多測(cè)試方案中的首選。