條條道路通節(jié)能 節(jié)能的挑戰(zhàn)與機(jī)遇在何處

　　摩爾定律表明，每24個(gè)月(后來業(yè)界修正為18個(gè)月)IC上可容納的晶體管數(shù)量增加一倍，性能也將提升一倍。2000年底網(wǎng)絡(luò)泡沫破滅后，人們最為關(guān)心成本，其次是功耗和性能。這兩年，隨著便攜式產(chǎn)品的異軍突起和全世界節(jié)能環(huán)保的要求，降低功耗成為了業(yè)界普遍關(guān)注的大事。

　　近日，筆者采訪了眾多公司，看到他們非常重視節(jié)能和環(huán)保。西諺說“條條大道通羅馬”，由此引申到節(jié)能環(huán)保，我們可以通過很多方法來實(shí)現(xiàn)節(jié)能。

眾多公司在Electronic Summit2008電源討論會(huì)上發(fā)言
(自左至右的代表來自：安森美、Intersil、Mentor、Qimonda、NS和Cadence)

　　節(jié)能的設(shè)計(jì)方法學(xué)

　　National Semiconductor公司(以下簡(jiǎn)稱NS)全球伙伴關(guān)系市場(chǎng)行銷經(jīng)理Rick Zarr從多個(gè)角度談了看法。
　　
　　●我們有時(shí)從系統(tǒng)架構(gòu)層面來實(shí)現(xiàn)節(jié)能。一個(gè)實(shí)例是半導(dǎo)體的性能、溫度和電源電壓的關(guān)系。我們的設(shè)計(jì)出發(fā)點(diǎn)是有效工作狀態(tài)。半導(dǎo)體產(chǎn)品的性能各不相同，其中大部分是CMOS電路，其性能往往要高于你的設(shè)計(jì)目標(biāo)。如果你能夠適應(yīng)各種產(chǎn)品的性能特性，就能實(shí)現(xiàn)產(chǎn)品的整體性能優(yōu)化。

　　●在芯片層面上，也可以采用新的設(shè)計(jì)哲學(xué)。當(dāng)前設(shè)計(jì)方面的一個(gè)挑戰(zhàn)是，如何突破許多工程師在思路上的線性化框架。工程師們必須把思路延伸到機(jī)箱之外。NS現(xiàn)在具有可以在芯片級(jí)完成這一工作的產(chǎn)品，即電源電壓可自適應(yīng)縮放的產(chǎn)品。但我們還需要在更高層次上的產(chǎn)品，此時(shí)軟件就將發(fā)揮作用。

　　●散熱問題，這與電源轉(zhuǎn)換效率有關(guān)。當(dāng)接近理論極限時(shí)，設(shè)計(jì)的回報(bào)就很低。由于能量的轉(zhuǎn)換必然伴隨著發(fā)熱，架構(gòu)設(shè)計(jì)師和工程師研究我們消耗了多少能量，但是那部分能量又該如何去除？如果你的應(yīng)用空間固定，而冷卻的能力有限，即解決問題的方法受到了約束，因此，這是一個(gè)很大的挑戰(zhàn)，對(duì)于那些要設(shè)法利用現(xiàn)有基礎(chǔ)設(shè)施的人們來說尤為如此。

　　●微量節(jié)能。實(shí)際上，微量節(jié)能也能帶來巨大的影響，因?yàn)槠鋽?shù)量會(huì)隨著用戶數(shù)量增加而成倍增長(zhǎng)。如果你能在保證性能的情況下擠出一點(diǎn)功耗來，無數(shù)的功耗累積起來效果巨大。據(jù)美國(guó)能源部的一個(gè)統(tǒng)計(jì)表明，如果美國(guó)的每一戶家庭把一只燈泡用CFL(節(jié)能熒光燈)—其效率是白熾燈的兩倍—來取代的話，節(jié)約下來的能量將足以供300萬戶家庭使用。這個(gè)例子說明，設(shè)計(jì)工程師們面臨的挑戰(zhàn)，不僅是那些巨大的挑戰(zhàn)—如何用更低的功耗獲得更高的性能，也包括如何實(shí)現(xiàn)環(huán)保等。

　　便攜式電源轉(zhuǎn)換拓?fù)浣Y(jié)構(gòu)經(jīng)驗(yàn)

　　Intersil公司負(fù)責(zé)便攜式業(yè)務(wù)的高級(jí)產(chǎn)品市場(chǎng)行銷經(jīng)理Andrew Baker說該公司把降低電源劃分成為兩個(gè)部分：

　　●系統(tǒng)級(jí)及軟件性的功耗管理；

　　●硬件的功耗管理。

　　設(shè)計(jì)者需要把這兩部分有機(jī)地組合起來，以實(shí)現(xiàn)優(yōu)化的功耗特性。

　　從系統(tǒng)設(shè)計(jì)的角度來看，架構(gòu)及其劃分很重要，設(shè)計(jì)人員需要確定哪些功能是必需的。例如，手機(jī)在大部分時(shí)間里是處于待機(jī)狀態(tài)的，因此可以把大部分與RF部分無關(guān)的電路關(guān)閉。你可以在架構(gòu)上考慮電能是如何從電池轉(zhuǎn)換為電路電源的，線性的還是開關(guān)式的，軟件必須管理好這些。軟件是確保何時(shí)應(yīng)該按照何種模式工作的關(guān)鍵，有的軟件工程師認(rèn)為它就是宇宙的中心，在大多數(shù)情況下的確是這樣。軟件需要針對(duì)實(shí)時(shí)管理操作進(jìn)行優(yōu)化，考慮到全功耗、低功耗、休眠、深度休眠，這些就是人們目前所能想到的處理功耗問題的系統(tǒng)解決方案。我們還應(yīng)把系統(tǒng)劃分為多個(gè)微處理器，它們甚至可以在同一片芯片上，讓他們能以不同的時(shí)鐘速度工作。這也是一種優(yōu)化系統(tǒng)性能的方法。
在硬件方面，你可以有多種選擇。市場(chǎng)上有多家廠商、多種架構(gòu)的解決方案。例如，開關(guān)式穩(wěn)壓器是手持式裝置中常見的一種用于提高效率的手段，但市場(chǎng)上也存在一些線性的、成本更低的解決方案，有時(shí)它們更優(yōu)化。因此架構(gòu)的選擇對(duì)于效率極為關(guān)鍵。電源管理方面，你可以采用多種模式。開關(guān)穩(wěn)壓器有兩種模式：PWM(脈寬調(diào)制)和PFM (功率因子模塊)，PWM將為滿負(fù)載條件服務(wù)，而PFM將用于輕負(fù)載條件。甚至還可以有第三種模式，如LDO(低壓降)。事實(shí)上低壓降的電源效率極高，可避免開關(guān)穩(wěn)壓器在開關(guān)中消耗的能量。例如，如果你的系統(tǒng)中已經(jīng)有DC-DC變換器了，你還可以LDO作為第二級(jí)。例如，你可能希望系統(tǒng)的內(nèi)存以1.8V工作，你現(xiàn)在已經(jīng)有了1.8V的電壓軌，而現(xiàn)在又需要為低壓的內(nèi)核供電，于是就可以用一個(gè)LDO 來為其提供一個(gè)1.2V的電壓。這就是一個(gè)將兩種拓?fù)浣Y(jié)構(gòu)組合起來，以達(dá)到優(yōu)化的例子。

 模擬IC

圖1  世界電源市場(chǎng)

FPGA

　　一整套方案實(shí)現(xiàn)節(jié)能

　　Actel公司的總裁兼CEO John East認(rèn)為，節(jié)電是件很復(fù)雜的事，需要從上百個(gè)角度去考慮解決問題，例如噪聲、散熱、工藝、材料、封裝等問題。

Actel CEO John East：節(jié)能可從上百個(gè)角度考慮

　　Actel公司作為FPGA芯片解決方案廠商，認(rèn)為低功耗往往不僅是一個(gè)芯片低功耗，更涉及到一整套的解決方案。以Actel為例，采用的技術(shù)是Flash FPGA，產(chǎn)品有兩類：IGLOO是FPGA家族中超低的功耗產(chǎn)品，靜態(tài)功耗達(dá)到0.05mW/百萬門；加入了智能系統(tǒng)和功率管理的Fusion可編程系統(tǒng)芯片是第二個(gè)產(chǎn)品線；除此之外，還有功率優(yōu)化的設(shè)計(jì)工具Libero IDE、低功耗的ARM Cortex-M1核，智能功率IP，以及號(hào)稱業(yè)界最小的FPGA封裝。
　　
　　制程提到40nm

　　Altera發(fā)布業(yè)界首款40nm FPGA和HardCopy ASIC，命名為Stratix IV FPGA和HardCopy IV ASIC都提供收發(fā)器，在密度、性能和低功耗上遙遙領(lǐng)先。盡管40nm時(shí)漏電流是個(gè)挑戰(zhàn)，但是由于采用了應(yīng)變硅技術(shù)，使功耗大大降低，Stratix IV預(yù)計(jì)比上一代產(chǎn)品功耗降低了1/2。“原來我們計(jì)劃08年推出45nm制程”，Altera資深市場(chǎng)副總裁Jordan S. Plofsky說，“由于代工廠TSMC的工藝進(jìn)步，今年初TSMC已把工藝提高到40nm”。與此同時(shí)，Altera還發(fā)布了Quartus II軟件8.0，支持其40nm FPGA/結(jié)構(gòu)化ASIC，延續(xù)了該公司在設(shè)計(jì)軟件性能和效能上的領(lǐng)先優(yōu)勢(shì)。

Altera 資深市場(chǎng)副總裁Jordan S. Plofsky

　　不過，等待新產(chǎn)品需要一些耐心。Altera計(jì)劃于2008年第4季度提供Stratix IV器件系列第一個(gè)型號(hào)的工程樣片，HardCopy IV ASIC將于2009年第三季度開始接受客戶投片。

加入IP核

　　Xilinx公司CEO Wim Roelandts說，Xilinx一直在把越來越多的硬核和軟核加入FPGA之中，包括第三方的IP核。因?yàn)镮P核改進(jìn)性能、提高速度且降低功耗。軟IP和硬IP是相輔相成的，當(dāng)軟件的效率沒有足夠高，用硬件實(shí)現(xiàn)；硬件效率雖高，但成本高一些。因此選擇硬核還是軟核需要綜合考慮成本、效率等問題。

Xilinx CEO Wim Roelandts

　　例如，08年3月底Xilinx推出了Virtex-5的第四個(gè)平臺(tái)—FXT家族，是基于PowerPC440處理器模塊、高速RocketIO GTX收發(fā)器和專用XtremeDSP處理能力。盡管Xilinx也有MicroBlaze軟IP核，但是其產(chǎn)品的有力補(bǔ)充。

存儲(chǔ)器

　　DRAM節(jié)能與可擴(kuò)展性
 
　　“人們可能會(huì)覺得存儲(chǔ)器與功耗方面的挑戰(zhàn)并無多大關(guān)系”，Qimonda(奇夢(mèng)達(dá))公司的高級(jí)市場(chǎng)行銷總監(jiān)Tom Till認(rèn)為，“但存儲(chǔ)器與功能間的關(guān)聯(lián)性取決于所用的平臺(tái)?，F(xiàn)在IT業(yè)大量采用了服務(wù)器。有文獻(xiàn)表明，DRAM的功耗在服務(wù)器群(farm)的功耗中的比重為10%~40%，這里可用一個(gè)平均值25%來表達(dá)。關(guān)于數(shù)據(jù)中心的運(yùn)行成本，2005年有一個(gè)數(shù)據(jù)，全球的服務(wù)器群在電能方面的支出達(dá)到了72億美元，而其中DRAM所占的25%的功耗，就足以證明其與這個(gè)行業(yè)的關(guān)聯(lián)性。設(shè)計(jì)者首先考慮的問題是如何安排DRAM在服務(wù)器中所占的空間面積，但如果他能設(shè)法利用可以輕松獲得的技術(shù)—這實(shí)際上是個(gè)設(shè)計(jì)中的選擇問題—將功耗降低20%，就可以節(jié)省約3.5億美元的成本?？紤]到IT市場(chǎng)的繁榮景象，就不難想象電力方面的成本支出在過去3年中出現(xiàn)了多大幅度的增長(zhǎng)。

　　從DRAM的角度來看，目標(biāo)就是設(shè)法設(shè)計(jì)出標(biāo)準(zhǔn)的低功耗DRAM，并在其中集成部分自刷新等功能。這種核心技術(shù)和集成的功能集將讓DRAM從以待機(jī)模式為中心的設(shè)計(jì)轉(zhuǎn)移到以有效工作模式為中心的設(shè)計(jì)文化上來。這再次說明，這既不是技術(shù)，也不是設(shè)計(jì)，而是設(shè)計(jì)中的取向問題。
存儲(chǔ)器的可擴(kuò)展性也是非常重要的。在未來不能升級(jí)擴(kuò)展的系統(tǒng)，會(huì)阻止存儲(chǔ)器方面的人員運(yùn)用可以降低功耗包絡(luò)的功能和部件。不久前，我們還處在mm時(shí)代，現(xiàn)在則達(dá)到了nm時(shí)代，而pm節(jié)點(diǎn)也并非遙不可及。因此，可擴(kuò)展性極為重要。目前，Qimonda正在從基于溝槽的技術(shù)轉(zhuǎn)向混合型的技術(shù)。Qimonda的可擴(kuò)展性已經(jīng)超越了50nm和40nm節(jié)點(diǎn)，達(dá)到了約30nm的節(jié)點(diǎn)。這種可擴(kuò)展性，使得Qimonda能夠開發(fā)出核心平臺(tái)，保證DRAM的低功耗特性。由于具有該平臺(tái)，Qimonda現(xiàn)在能把產(chǎn)品放入各種具有音/視頻功能的產(chǎn)品中。