真實(shí)產(chǎn)品驗(yàn)證 IC 封裝系統(tǒng)聯(lián)合設(shè)計(jì)的價(jià)值

真實(shí)產(chǎn)品驗(yàn)證 IC 封裝系統(tǒng)聯(lián)合設(shè)計(jì)的價(jià)值

　如何將工程知識與 IC-OSAT-OEM 公司融為一體
　　直到最近，電子系統(tǒng)的設(shè)計(jì)流程還是傳統(tǒng)模式：在整個(gè)設(shè)計(jì)進(jìn)程中，不同的工程組（硅芯片、IC 封裝和印刷電路板的設(shè)計(jì)者）相對隔絕的環(huán)境中按部就班地工作。然而，對于當(dāng)今的高級系統(tǒng)來說，為了確保目標(biāo)產(chǎn)品在無需付出不必要的開發(fā)成本前提下，以盡可能低的生產(chǎn)成本贏得市場的青睞，平行的設(shè)計(jì)工作勢在必行。
　　請考量以下例子：近來某客戶在其項(xiàng)目中引入系統(tǒng)級封裝 (SiP) 聯(lián)合設(shè)計(jì)，最終由于將其網(wǎng)絡(luò)母板納入到封裝解決方案中，使得原本復(fù)雜的工作簡單了許多。此舉使該客戶的母板從 18 層減少到 12 層，因而每片母板節(jié)省了 200 美元的制造成本。（由于本文將引述有關(guān)實(shí)際產(chǎn)品的工程設(shè)計(jì)細(xì)節(jié)，出于顯而易見的所有權(quán)原因，我們不會明示制造商和產(chǎn)品的名稱。）
　　堆疊管芯還是封裝？
　　今天在 2.5G 蜂窩式手機(jī)、個(gè)人數(shù)字助理以及其他應(yīng)用領(lǐng)域中對堆疊邏輯電路及內(nèi)存管芯的加速需求，恰恰說明了早期三向設(shè)計(jì)協(xié)作的重要性，而堆疊式芯片級封裝 (S-SCP) 恰恰滿足了這種需求。由于堆疊管芯的應(yīng)用才剛剛起步，并有可能從 3、4 個(gè)活動管芯增加到 5 個(gè)或更多活動管芯，因此還有一些對堆疊管芯封裝的限制有待堆疊封裝解決（例如，使用超薄 CSP，如圖 1 所示）。對于某些應(yīng)用，尤其是堆疊方法使電路及內(nèi)存的組合愈加多樣化時(shí)，堆疊管芯解決方案可能會受管芯的采購供應(yīng)（多種管芯源）、管芯成本更佳控制要求或產(chǎn)出及質(zhì)量要求，包括產(chǎn)出問題較少時(shí)使用"知名優(yōu)良管芯"要求的種種限制。

圖 1. 今天，通過應(yīng)用產(chǎn)品管芯堆疊技術(shù)，3-D 封裝得以加速，從而：a) 具有三種或更多活動管芯的能力，其優(yōu)勢是顯而易見的 b) 對于管芯成本高或管芯產(chǎn)出低的應(yīng)用情況，提供封裝堆疊技術(shù)的備選方案。
　　要求更改硅芯片
　　有時(shí)，封裝解決方案要求更改硅芯片設(shè)計(jì)或處理技術(shù)，從而改善總體生產(chǎn)成本。讓我們看看這是怎樣實(shí)現(xiàn)的：IC 生產(chǎn)商對封裝選項(xiàng)進(jìn)行大量分析后，認(rèn)為高速數(shù)字應(yīng)用的最佳封裝解決方案是將 7 毫米乘 7 毫米的硅管芯置入倒裝芯片封裝。計(jì)算出的更改涉及將硅芯片的尺寸增加 18%，并將管芯凸點(diǎn)間距由 150 微米增加到 185 微米，以便在基板上為導(dǎo)孔保留足夠的空間。管芯下的附加導(dǎo)孔有助于減少布線限制，并消除在基板上使用兩個(gè)布線層的需要。附加的硅面積允許增加解耦電容，以減少高速數(shù)字交換過程中的同步切換噪音及電壓波動。
　　盡管增加了硅芯片的面積，但憑借其優(yōu)于原設(shè)想的最終使用系統(tǒng)性能，這些改變?yōu)?IC 制造商帶來了更低的整體生產(chǎn)成本。硅芯片面積的增加使得在成本低廉的封裝基板上應(yīng)用更大凸點(diǎn)間距成為可能，從而在不改變封裝形式要素的同時(shí)為每塊芯片節(jié)省 20 美元的生產(chǎn)成本。Road mapping fab 功能
　　通常，傳統(tǒng)的經(jīng)驗(yàn)告訴我們，封裝越小成本越低。例如，在一個(gè)示例中，對于其中提及的由四個(gè) 180 納米硅芯片技術(shù) IC、四個(gè)電容和八個(gè)電阻構(gòu)成的通信芯片組，隨球間距和球尺寸的變化，塑料球柵陣列封裝 (PBGA) 的尺寸由 35 毫米乘 35 毫米（無管芯堆疊）、27 毫米乘 27 毫米（雙管芯堆疊）縮減到 23 毫米乘 23 毫米（三管芯堆疊），其封裝解決方案因此愈加便宜。IDM 的分析顯示，從系統(tǒng)的角度來看，23 毫米乘 23 毫米的三管芯堆疊封裝提供了尺寸最小、成本最低的解決方案。堆疊相似管芯減少了基板上的跟蹤布線、降低了信號延遲，并將基板導(dǎo)孔數(shù)量減到最少，所有這一切都改善了電源和接地平面。然而，分析表明如果堆疊管芯相對于封裝中心熱學(xué)球矩陣的放置不夠理想，則由最小封裝中的管芯堆疊帶來的熱學(xué)問題會影響到性能。因?yàn)橹挥邪l(fā)展到 110 納米硅芯片技術(shù)時(shí)才能解決該熱學(xué)限制，但目前 IDM 還不具備此能力。因此，它選擇了 27 毫米乘 27 毫米的封裝解決方案，而將體積最小的封裝作為獲得 110 納米硅芯片技術(shù)的終極目標(biāo)。
　　射頻封裝面臨的挑戰(zhàn)
　　或許封裝設(shè)計(jì)會隨著將射頻 (RF) 插件板級電路設(shè)計(jì)到系統(tǒng)級封裝中而趨于完美，這是一種日漸流行的解決方案，例如無線局域網(wǎng)與個(gè)人區(qū)域網(wǎng) (WLAN/PAN) 以及 Bluetooth 等應(yīng)用技術(shù)，都需要這種節(jié)省成本的射頻系統(tǒng)級封裝。通常，針對封裝對系統(tǒng)成本的影響，關(guān)鍵的驅(qū)動因素是如何通過使用或改進(jìn)現(xiàn)有或標(biāo)準(zhǔn)的封裝解決方案來實(shí)現(xiàn)大規(guī)模的生產(chǎn)。然而，對于射頻電路卻存在著微妙的平衡，那就是如何通過從大量構(gòu)思縝密的封裝選項(xiàng)中作出明智的選擇，從而既能獲得必需的電氣性能，又能控制大規(guī)模的生產(chǎn)。
　　OEM 和 IC 制造商發(fā)現(xiàn)要滿足任何射頻系統(tǒng)級封裝的生產(chǎn)成本、封裝尺寸及電路性能，需要理解一系列復(fù)雜的因素，其中包括對如何權(quán)衡基板與組件選擇的理解。和考量相當(dāng)明確的熱學(xué)控制問題而作出的封裝選擇不同，在射頻級有著范圍更廣的電氣設(shè)計(jì)問題，其中包括每次運(yùn)行或移動濾波器、傳輸線結(jié)構(gòu)或組件平衡 - 不平衡轉(zhuǎn)換器時(shí)射頻前端的潛在變化。
　　IC 制造商最初所作的分析，通常會顯示射頻系統(tǒng)級封裝的成本可能要高于相關(guān)的單個(gè)封裝器件成本。而對于擔(dān)負(fù)降低成本巨大壓力的最終系統(tǒng)用戶市場，轉(zhuǎn)移到射頻系統(tǒng)級封裝的理由必須是考量該組件能否提升整體價(jià)值，其中包括更小的尺寸、更多的功能、庫存和在裝配中使用的無源器件排列的減少，以及減少射頻系統(tǒng)開發(fā)人力、消除昂貴的母板調(diào)節(jié)以及提供能降低每項(xiàng)功能整體測試成本的更高級別的測試部件。
　　最近的一個(gè)示例針對這些挑戰(zhàn)，分析了如何將五個(gè)基帶和射頻管芯以及相關(guān)的無源器件組合到 802.11b WLAN 解調(diào)器中。OEM 的最初目的是獲得 33 毫米乘 27 毫米的模塊。然而，聯(lián)合設(shè)計(jì)工作顯示該模塊最適合 25 毫米乘 25 毫米的布局，并且可以研究不同設(shè)計(jì)選項(xiàng)來幫助控制成本（圖 2）。

　　圖 2。聯(lián)合設(shè)計(jì)生成 OEM 可通過其作出產(chǎn)品選擇的比較圖表，該表顯示用于 802.11b WLAN 的封裝選項(xiàng)。