承受業(yè)界強(qiáng)度的模擬器件
——
作者：Joshua Israelsohn
時間：2005-09-20
來源：EDN電子設(shè)計(jì)技術(shù)
收藏
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對面交流
海量資料庫查詢
承受業(yè)界強(qiáng)度的模擬器件
幾十年的工藝開發(fā)大多著眼于提高邏輯電路的密度與速度。最小門尺寸已經(jīng)從微米級縮小到100nm以下。然而，我們周圍的世界并沒有同步縮小，所以，對許多應(yīng)用來說，信號、噪聲和非周期事件仍與過去一樣大或者更大。作為I/O設(shè)計(jì)師該怎么辦？
要點(diǎn)
高電壓模擬工藝的改進(jìn)能實(shí)現(xiàn)更高的集成度和模擬電路與數(shù)字電路的更有效混合。
隨著亞微米高電壓工藝進(jìn)一步確立自己的地位，芯片制造商和 OEM 設(shè)計(jì)者將需要重新考慮功能分割的方法。
隨著工作電壓和信號電壓的提高，考慮保護(hù)電路以應(yīng)對異常情況和故障情況這一要求也在提高。
當(dāng)代高速邏輯器件供應(yīng)商都喜歡把自己的產(chǎn)品想像成技術(shù)領(lǐng)域的中心，也許他們是對的。但是，在信息到達(dá)這一中心之前，它必須由外圍的信息源傳送過來，而且經(jīng)處理的信息要成為有用的東西，還得返回到外圍信息源——這是一個由人、機(jī)器及自然環(huán)境組成的雜亂的非硅片世界。不管那些抱住數(shù)字內(nèi)核不放的供應(yīng)商的最熱切的愿望如何，自然世界——遠(yuǎn)離方便而又熟悉的、偶然為自己利益服務(wù)的抽象概念——卻保持不變的模擬狀態(tài)。
毫無疑問，模擬 IC 技術(shù)正在走邏輯器件的老路，即更小的信號擺幅，更高的集成度，以及與普通 CMOS 及其變體工藝相關(guān)的規(guī)模經(jīng)濟(jì)。實(shí)際上，由于使用比最先進(jìn)工藝?yán)蠋状闹圃煸O(shè)備，模擬 IC 和 混合信號 IC業(yè)已受益于在這些已大幅降價(jià)的設(shè)備上實(shí)現(xiàn)高產(chǎn)的低電壓工藝，從而進(jìn)一步降低了生產(chǎn)成本。于是，數(shù)伏電壓的模擬信號工藝取得了巨大的商業(yè)成功，并使那些在CMOS IC 技術(shù)領(lǐng)域內(nèi)應(yīng)用這種模擬工藝的公司有了深刻的印象。
盡管低電壓信號工藝是經(jīng)濟(jì)的，但這一技術(shù)幾乎不適合于某種應(yīng)用的物理接口，因?yàn)檫@種接口規(guī)定了模擬 I/O 結(jié)構(gòu)的電氣條件。因此，盡管工業(yè)應(yīng)用能代表與可靠的接口電路相關(guān)的要求和設(shè)計(jì)挑戰(zhàn)，但在測量儀器、醫(yī)療電子、汽車系統(tǒng)、通信與消費(fèi)電子等多種多樣的環(huán)境中，仍會發(fā)生類似的問題。然而，直至不久前，此類應(yīng)用大多數(shù)依賴于演進(jìn)多年但卻幾乎不大偏離其演進(jìn)軌道的半導(dǎo)體制造工藝。同時，驅(qū)使低電壓 IC 設(shè)計(jì)師采用更小幾何尺寸的經(jīng)濟(jì)動力可能對必須適應(yīng)大信號擺幅的芯片制造商不利（附文“小尺度的經(jīng)濟(jì)性”）。最近，一些主要的模擬信號半導(dǎo)體和混合信號半導(dǎo)體制造商已偏離了這一趨勢，開發(fā)出更緊湊的新工藝，并仍然保留I/O功能所需的可靠性。
要點(diǎn)
高電壓模擬工藝的改進(jìn)能實(shí)現(xiàn)更高的集成度和模擬電路與數(shù)字電路的更有效混合。
隨著亞微米高電壓工藝進(jìn)一步確立自己的地位，芯片制造商和 OEM 設(shè)計(jì)者將需要重新考慮功能分割的方法。
隨著工作電壓和信號電壓的提高，考慮保護(hù)電路以應(yīng)對異常情況和故障情況這一要求也在提高。
當(dāng)代高速邏輯器件供應(yīng)商都喜歡把自己的產(chǎn)品想像成技術(shù)領(lǐng)域的中心，也許他們是對的。但是，在信息到達(dá)這一中心之前，它必須由外圍的信息源傳送過來，而且經(jīng)處理的信息要成為有用的東西，還得返回到外圍信息源——這是一個由人、機(jī)器及自然環(huán)境組成的雜亂的非硅片世界。不管那些抱住數(shù)字內(nèi)核不放的供應(yīng)商的最熱切的愿望如何，自然世界——遠(yuǎn)離方便而又熟悉的、偶然為自己利益服務(wù)的抽象概念——卻保持不變的模擬狀態(tài)。
毫無疑問，模擬 IC 技術(shù)正在走邏輯器件的老路，即更小的信號擺幅，更高的集成度，以及與普通 CMOS 及其變體工藝相關(guān)的規(guī)模經(jīng)濟(jì)。實(shí)際上，由于使用比最先進(jìn)工藝?yán)蠋状闹圃煸O(shè)備，模擬 IC 和 混合信號 IC業(yè)已受益于在這些已大幅降價(jià)的設(shè)備上實(shí)現(xiàn)高產(chǎn)的低電壓工藝，從而進(jìn)一步降低了生產(chǎn)成本。于是，數(shù)伏電壓的模擬信號工藝取得了巨大的商業(yè)成功，并使那些在CMOS IC 技術(shù)領(lǐng)域內(nèi)應(yīng)用這種模擬工藝的公司有了深刻的印象。
盡管低電壓信號工藝是經(jīng)濟(jì)的，但這一技術(shù)幾乎不適合于某種應(yīng)用的物理接口，因?yàn)檫@種接口規(guī)定了模擬 I/O 結(jié)構(gòu)的電氣條件。因此，盡管工業(yè)應(yīng)用能代表與可靠的接口電路相關(guān)的要求和設(shè)計(jì)挑戰(zhàn)，但在測量儀器、醫(yī)療電子、汽車系統(tǒng)、通信與消費(fèi)電子等多種多樣的環(huán)境中，仍會發(fā)生類似的問題。然而，直至不久前，此類應(yīng)用大多數(shù)依賴于演進(jìn)多年但卻幾乎不大偏離其演進(jìn)軌道的半導(dǎo)體制造工藝。同時，驅(qū)使低電壓 IC 設(shè)計(jì)師采用更小幾何尺寸的經(jīng)濟(jì)動力可能對必須適應(yīng)大信號擺幅的芯片制造商不利（附文“小尺度的經(jīng)濟(jì)性”）。最近，一些主要的模擬信號半導(dǎo)體和混合信號半導(dǎo)體制造商已偏離了這一趨勢，開發(fā)出更緊湊的新工藝，并仍然保留I/O功能所需的可靠性。
可能的小尺度工藝
器件層（如柵極氧化層）的介質(zhì)擊穿常常限制著某種特定工藝和器件設(shè)計(jì)的工作電壓。但是，這種觀點(diǎn)從工藝角度把工作電壓看作一個參數(shù)。只要在工藝規(guī)定的信號電壓極限內(nèi)能獲得足夠的 SNR，這種觀點(diǎn)就是合理的。確實(shí)，考慮到每次信號轉(zhuǎn)換時為雜散電容充電所需的電能 EC=C(ΔV)2/2，低工作電壓帶來的節(jié)能效果是不相稱的。
但是，工業(yè)應(yīng)用的觀點(diǎn)則完全不同。在這種情況下，標(biāo)稱信號電壓是給定的，一般是
評論