可編程單芯片系統(tǒng)的封裝問(wèn)題

——

作者：Tarun Verma 時(shí)間：2005-09-21 來(lái)源：EDN電子設(shè)計(jì)技術(shù)

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對(duì)面交流
  海量資料庫(kù)查詢

可編程單芯片系統(tǒng)的封裝問(wèn)題

　現(xiàn)今的復(fù)雜現(xiàn)場(chǎng)可編程門陣列（FPGA）正漸漸成為整個(gè)可編程系統(tǒng)的主角，這包括嵌入存儲(chǔ)器和處理器、專用I/O和多個(gè)不同的電源和地平面。為這些器件開發(fā)封裝也面臨著許多問(wèn)題，這對(duì)SOC產(chǎn)品是很常見的，對(duì)可編程單芯片系統(tǒng)（SOPC）是獨(dú)有的。例如，可編程邏輯器件（PLD）廠商能夠讓客戶在其器件交付之前開發(fā)和驗(yàn)證他們的器件，這段時(shí)間通常是在第一個(gè)樣片交付前4到6個(gè)月。那么在這之前，整個(gè)產(chǎn)品的封裝必須確定下來(lái)。這些封裝情況包括管腳、電氣和熱特性，這樣便于早期對(duì)板子進(jìn)行設(shè)計(jì)、時(shí)限設(shè)計(jì)和驗(yàn)證、信號(hào)完整性分析和功率核算。
　　可編程邏輯廠商也為客戶提供了相同封裝和管腳的不同器件系列產(chǎn)品之間移植的能力，這樣能夠免除昂貴的重新制版費(fèi)用。這種特性叫做垂直移植，通過(guò)封裝/籽芯布局優(yōu)化已經(jīng)被廣泛采用。這種能力需要預(yù)先開發(fā)支持所需布線容量的相關(guān)基層技術(shù)。Altera是HDI（大容量互連）技術(shù)的早期用戶，現(xiàn)在仍繼續(xù)和這些供應(yīng)商廣泛地合作，不斷地增強(qiáng)其功能，改善其性能。
　　最近可編程邏輯封裝的一個(gè)問(wèn)題是集成高速收發(fā)器。這些收發(fā)器正常工作對(duì)這些器件的封裝有一些其它的要求，包括讓抖動(dòng)最小的相等線對(duì)長(zhǎng)度和優(yōu)化傳輸線阻抗等。細(xì)微不均勻性的不利影響在超過(guò)3.125Gbps的速率下會(huì)變得很明顯。另外，信號(hào)的完整性在優(yōu)化的走線布局和整體電感的減小的情況下尤為突出，特別在來(lái)自多個(gè)電源和地平面的信號(hào)，更為明顯。所有這些因素是相互依賴的，其中之一微小的變化都會(huì)對(duì)其它造成不可預(yù)測(cè)的變化。
　　這些要求需要硅片封裝協(xié)同規(guī)劃和設(shè)計(jì)。在產(chǎn)品規(guī)劃階段要充分考慮硅封裝劃分和功率優(yōu)化的問(wèn)題。這種分析要在實(shí)際封裝產(chǎn)品交付之前數(shù)個(gè)月用全面的仿真來(lái)確定其封裝特性。整個(gè)的封裝設(shè)計(jì)現(xiàn)在是一個(gè)集成的交互的過(guò)程，它涉及到管腳布局、芯片布局和成本性能目標(biāo)之間的優(yōu)化。這在封裝設(shè)計(jì)方法上是巨大的變革，在過(guò)去的四五年間封裝設(shè)計(jì)方法正悄悄地發(fā)展。
　　Altera擁有第一代收發(fā)器（2001年推出的Mercury FPGA系列）的經(jīng)驗(yàn)，能夠?yàn)榛谑瞻l(fā)器FPGA的復(fù)雜仿真建立一套流程，為最近Stratix GX系列打下了堅(jiān)實(shí)的基礎(chǔ)。那時(shí)，Altera的封裝工程師發(fā)現(xiàn)他們不得不開發(fā)一種通用的固件和流程來(lái)滿足這些日益復(fù)雜封裝的機(jī)械和電氣需求。Altera的封裝工程師和硅設(shè)計(jì)工程團(tuán)隊(duì)密切合作，使用不同廠商的工具開發(fā)了封裝電路的電氣特性模型。這個(gè)模型在IC設(shè)計(jì)測(cè)試平臺(tái)中，能夠表明板子上封裝籽芯的全部狀態(tài)。這些模型包括球柵到傳輸線，傳輸線和傳輸線到電極的H-spice模型，以及球柵到電極性能的S參數(shù)模型。
　　這個(gè)過(guò)程讓Altera能夠在實(shí)際硅片完成之前的幾個(gè)月準(zhǔn)確地預(yù)測(cè)Stratix GX器件的信號(hào)完整性。圖1是Stratix GX器件以3.125Gbps速率驅(qū)動(dòng)40英寸FR4板子的兩個(gè)眼圖，第一個(gè)是仿真眼圖（在硅片完成之前幾個(gè)月），第二個(gè)是實(shí)際的器件特性。

圖1說(shuō)明：左邊的眼圖是在Stratix GX器件的實(shí)際硅片交付之前仿真的信號(hào)完整性情況，而右邊的眼圖是實(shí)際測(cè)量的情況。通過(guò)準(zhǔn)確的對(duì)這個(gè)工作情況進(jìn)行建模，Altera就能夠在Quartus II開發(fā)工具中早早增加了對(duì)Stratix GX器件的支持，讓客戶在實(shí)際器件推出之前數(shù)個(gè)月開始設(shè)計(jì)。
　　日益強(qiáng)調(diào)信號(hào)完整性是和客戶對(duì)管理功耗和板子面貼的考慮如適應(yīng)不同封裝線頭的不同回流情況聯(lián)系在一起。無(wú)導(dǎo)線封裝為這些問(wèn)題增加了更多的麻煩。Altera為了解決這些問(wèn)題，開發(fā)了無(wú)限單元方法的建模技術(shù)，用于預(yù)測(cè)板級(jí)工作情況。一般客戶的需求是在0-100

新聞中心

可編程單芯片系統(tǒng)的封裝問(wèn)題

評(píng)論

相關(guān)推薦

技術(shù)專區(qū)