一種高速波控系統(tǒng)的設(shè)計(jì)

　　1 引 言

　　相控陣是通過(guò)波控系統(tǒng)控制陣列天線各單元通道的相位、幅度以形成空間波束并控制其方位角和俯仰角。早期的波控系統(tǒng)一般采用硬件電路來(lái)實(shí)現(xiàn)，這種實(shí)現(xiàn)方法的缺點(diǎn)是設(shè)備量大，不靈活，很難實(shí)現(xiàn)波束的復(fù)雜計(jì)算，不易滿足特殊要求。后來(lái)采用單片機(jī)、DSP芯片來(lái)設(shè)計(jì)波控系統(tǒng)，單片機(jī)通常不計(jì)算波控碼，僅僅是根據(jù)接收到的波控碼布相，而DSP可以自己計(jì)算波控碼，但是單片機(jī)、DSP都是象流水線一樣串行的運(yùn)行指令，也就是說(shuō)，不能并行地對(duì)各天線單元通道進(jìn)行波控碼計(jì)算和布相。

　　針對(duì)波控系統(tǒng)要求高速計(jì)算、多通道并行邏輯控制的特點(diǎn)，選取FPGA作為波控系統(tǒng)的核心處理器。目前采用大規(guī)模FPGA器件來(lái)實(shí)現(xiàn)波控系統(tǒng)的設(shè)計(jì)還很少，采用FPGA能夠大大簡(jiǎn)化波控系統(tǒng)硬件設(shè)計(jì)，把以前的硬件邏輯控制電路全部集成在FPGA芯片內(nèi)部，從而實(shí)現(xiàn)對(duì)波控羈的高速并行計(jì)算和對(duì)各單元通道的并行同步控制，本文針對(duì)這種基于FPGA波控系統(tǒng)設(shè)計(jì)方案的可行性進(jìn)行了探討。

　　2 波控系統(tǒng)設(shè)計(jì)要求

　　2.1 接口設(shè)計(jì)

　　某電子系統(tǒng)組成如圖1所示。系統(tǒng)主控計(jì)算機(jī)和波控系統(tǒng)之間信息交換量很大，要求收發(fā)速度都要很快；同時(shí)天線陣元很多，接口必須有可擴(kuò)展性，實(shí)際中采用了以太網(wǎng)(Ethernet)技術(shù)。

　　以太網(wǎng)協(xié)議是指根據(jù)IEEE 802.3規(guī)范制定的局域網(wǎng)協(xié)議(Local Area Network，LAN)中的CSMA／CD協(xié)議。一方面，以太網(wǎng)與傳統(tǒng)的RS 485、CAN總線等相比，以太網(wǎng)更加高速、通用，經(jīng)過(guò)適當(dāng)剪裁和優(yōu)化的TCP／IP協(xié)議棧，也完全可以適應(yīng)工業(yè)用途的需要。另一方面，相對(duì)于新興的USB 2.0，IEEE1394等總線，以太網(wǎng)技術(shù)在傳輸距離、布線成本以及控制軟件的通用性上都有明顯的優(yōu)勢(shì)。

　　波控系統(tǒng)需要實(shí)時(shí)控制T／R組件以及進(jìn)行狀態(tài)檢測(cè)，采用同步串行傳輸方式，時(shí)鐘20 MHz，完成一次T／R組件重新布相以及狀態(tài)檢測(cè)需要1μs。

　　2.2 模塊化設(shè)計(jì)

　　系統(tǒng)天線陣列有幾百個(gè)陣元，并且要求可擴(kuò)展性，用一個(gè)FPGA波控板不可能實(shí)現(xiàn)這樣復(fù)雜的控制和運(yùn)算，每一個(gè)陣元在天線陣的位置是不一樣的，但是對(duì)T／R組件、移相器的控制以及接口都是相同的。每個(gè)FPGA波控板控制一個(gè)天線子陣，而一個(gè)天線子陣由25個(gè)天線單元組成，所以考慮采用模塊化設(shè)計(jì)方法。系統(tǒng)上電工作，主控計(jì)算機(jī)立即將每個(gè)FPGA波控板的位置信息下發(fā)。波控板也根據(jù)自己所接受到的位置信息計(jì)算每個(gè)天線陣元的移相值。這樣的設(shè)計(jì)就實(shí)現(xiàn)了波控板的互換性，每一個(gè)波控板的軟件和硬件都是完全相同的，任何一塊出了問(wèn)題都可以立即更換，而不需要考慮他的位置，方便維修工作。

　　3 波控系統(tǒng)設(shè)計(jì)

　　3.1 波控碼計(jì)算公式

　　相控陣天線上第(i，j)單元通道相對(duì)于參考單元第(0，0)單元通道的相位差φ(i，j)：

　　式中：d1為相鄰天線單元在陣面水平方向的間距，d2為相鄰天線單元在陣面垂直方向的間距；(φ，θ)為天線波束指向，其中φ為方位角，天線波束與天線陣面水平方向的夾角，θ為俯仰角，天線波束與相控陣陣面的夾角；δij為第(i，j)單元通道與參考單元之間的初始相位誤差。

　　3.2 FPGA實(shí)現(xiàn)

　　FPGA作為波控系統(tǒng)的核心處理器，按照功能劃分為：波控碼計(jì)算模塊、以太網(wǎng)控制器模塊、相控陣單元控制模塊、溫度控制模塊、開(kāi)關(guān)量控制模塊、系統(tǒng)狀態(tài)控制模塊。FPGA內(nèi)部各功能模塊劃分如圖2所示。這些模塊都是并行工作，比如相控陣天線單元控制模塊可以對(duì)各單元同步實(shí)時(shí)控制，完全保證各單元通道相位同步切換。

　　波控碼計(jì)算模塊將得到的波束指向信息(方位角、俯仰角)和頻率快速的計(jì)算出相控陣各單元通道的相位值。為了獲得相控陣天線的低副瓣性能，必須嚴(yán)格控制天線各單元通道內(nèi)的幅度和相位誤差。同時(shí)，T／R組件、天線單元在加工安裝過(guò)程中各單元通道并不能夠保證相位完全一致，存在相位誤差。因而，在測(cè)量各天線單元與參考天線單元之間的幅度和相位誤差的基礎(chǔ)上，波控碼計(jì)算模塊通過(guò)改變波控碼，對(duì)各單元通道之間的相位誤差加以修正。

　　以太網(wǎng)控制器模塊主要實(shí)現(xiàn)以太網(wǎng)接口設(shè)計(jì)，使波控系統(tǒng)能夠和主控計(jì)算機(jī)高速可靠的進(jìn)行信息交流，主控計(jì)算機(jī)下發(fā)頻率、方位、俯仰信息，波控系統(tǒng)上傳實(shí)際波束方位俯仰角、T／R組件狀態(tài)、工作頻率、溫度等信息。

　　相控陣單元控制模塊的任務(wù)就是并行同步控制各單元通道，先將移相值和收發(fā)開(kāi)關(guān)控制值組合成波控碼，然后通過(guò)自定義的I／O口將波控碼發(fā)送到相應(yīng)的T／R組件，實(shí)現(xiàn)對(duì)T／R組件的控制，完成布相，得到需要的波束指向。

　　FPGA各功能模塊軟件設(shè)計(jì)均采用VHDL語(yǔ)言，VHDL語(yǔ)言用硬件數(shù)字邏輯電路來(lái)實(shí)現(xiàn)軟件算法，他的特點(diǎn)是實(shí)現(xiàn)整數(shù)的加減法、乘法非常便捷，但是實(shí)現(xiàn)除法(被除數(shù)不是2的整數(shù)次冪)和對(duì)小數(shù)的算法比較困難。按照上面公式計(jì)算波控碼，VHDL語(yǔ)言直接實(shí)現(xiàn)這樣的計(jì)算是很困難的，他不能夠直接實(shí)現(xiàn)三角函數(shù)運(yùn)算和浮點(diǎn)運(yùn)算。解決方法就是，在FPGA的配置芯片中存儲(chǔ)一個(gè)4 096×16 b的正弦表，通過(guò)查表法間接實(shí)現(xiàn)三角運(yùn)算，浮點(diǎn)運(yùn)算則采用定點(diǎn)運(yùn)算來(lái)替代。用仿真軟件ModelSim XE對(duì)方位俯仰電掃描計(jì)算結(jié)果進(jìn)行仿真，波控碼計(jì)算結(jié)果如圖3所示。

　　3.3 波控系統(tǒng)設(shè)計(jì)驗(yàn)證

　　在波控碼實(shí)時(shí)計(jì)算軟件設(shè)計(jì)中，所有的加減乘除都采用定點(diǎn)運(yùn)算，而且三角函數(shù)計(jì)算也是采用查表法實(shí)現(xiàn)，所以和浮點(diǎn)計(jì)算相比波控碼計(jì)算結(jié)果誤差加大，精度降低。選取離參考單元較遠(yuǎn)的第(4，4)單元通道，將浮點(diǎn)運(yùn)算和定點(diǎn)運(yùn)算得到的波控碼值進(jìn)行比較，波控碼誤差δcode：

　　用Matlab模擬FPGA定點(diǎn)運(yùn)算和三角查表運(yùn)算進(jìn)行仿真，在仿真圖中可以清楚地看到波控碼誤差絕對(duì)值小于0.02，定點(diǎn)計(jì)算結(jié)果和真值誤差很小。

　　同時(shí)通過(guò)系統(tǒng)實(shí)際運(yùn)行來(lái)驗(yàn)證方案的可行性，將波控系統(tǒng)與系統(tǒng)聯(lián)試，F(xiàn)PGA在每次重新布相后將各個(gè)移相器的波控碼上發(fā)給主控計(jì)算機(jī)，將這些波控碼與主控計(jì)算機(jī)浮點(diǎn)運(yùn)算結(jié)果相對(duì)比，發(fā)現(xiàn)實(shí)際情況與仿真結(jié)果相吻合，實(shí)際運(yùn)算與仿真運(yùn)算一致，符合精度要求和實(shí)時(shí)性要求。

　　4 結(jié)語(yǔ)

　　本文闡述了一種基于FPGA實(shí)現(xiàn)相控陣波控系統(tǒng)的設(shè)計(jì)方案，并且通過(guò)軟件仿真和實(shí)際運(yùn)行驗(yàn)證這種方案設(shè)計(jì)的可行性。這種方案設(shè)計(jì)充分發(fā)揮了FPGA芯片的高速、并行特點(diǎn)，可以同步并行控制天線各單元通道，保證了相控陣天線波束切換的高速性和各單元的一致性。