Tensilica 處理器在90納米工藝速度500MHz

Tensilica(泰思立達)公司宣布，意法半導體公司(ST)采用Tensilica的Xtensa V可配置處理器內(nèi)核的芯片在90納米的工藝下的第一次流片的成功證明了Tensilica公司的這款可配置處理器內(nèi)核可以達到500 MHz的時鐘速率。意法半導體公司即將在幾個月后進行第2次設計流片，該設計將使用Tensilica公司的Xtensa LX處理器內(nèi)核，在90納米的工藝下其仿真速度最快將可以達到700MHz。因此，Tensilica公司的Xtensa LX處理器內(nèi)核也將成為業(yè)界最快、可綜合，且可配置的處理器內(nèi)核。

　　ST公司配置Tensilica的Xtensa V處理器內(nèi)核將用于典型的網(wǎng)絡多核應用，并利用專門的32k-byte cache設計和先進的物理綜合技術在90納米的工藝下進行優(yōu)化。其流片出來的芯片在0.9V電壓下操作頻率可以達到500MHz，同時保證了相當?shù)偷墓?，只?.16mW/MHz.

　　ST公司配置Tensilica的Xtensa V處理器內(nèi)核將用于典型的網(wǎng)絡多核應用，并利用專門的32k-byte cache設計和先進的物理綜合技術在90納米的工藝下進行優(yōu)化。其流片出來的芯片在0.9V電壓下操作頻率可以達到500MHz，同時保證了相當?shù)偷墓?，只?.16mW/MHz.

　　這些結(jié)果使Tensilica的Xtensa LX和Xtensa V處理器內(nèi)核無論是在傳統(tǒng)的CPU控制中應用，還是用于高速應用的加速--例如作為RTL(寄存器傳輸級)模塊設計的替代選擇，都具有無可比擬的吸引力。Tensilica的Xtensa可配置處理器內(nèi)核除了作為完全可編程的32位處理器以外，還可以使整個系統(tǒng)的設計更快，它能夠自動驗證，并且它的結(jié)構(gòu)保證了其正確性。設計者可以在Tensilica公司的XPRES編譯器上運行已有的C/C++算法來自動的在一個小時內(nèi)對Xtensa LX處理器內(nèi)核進行定制，而一個典型的RTL的設計周期一般需要6-9個月的設計投入。

　　ST公司90納米的設計平臺是針對片上系統(tǒng)(SoC)和ASIC在無線、消費電子及網(wǎng)絡應用的解決方案。它的特色包括：高達9層的金屬的銅互連，低k電介系數(shù)，雙閘氧化以及dual-Vt晶體管。其標準單元庫含有1000多個門單元，門延遲為11ps，庫密度每平方毫米超過400,000個門。

　　“我們許多的ASIC客戶將Tensilica的Xtensa 處理器內(nèi)核看作是能夠增加其設計靈活性的選擇，特別是在他們要在90納米的工藝上投資時，”意法半導體公司W(wǎng)LI部門ASIC BU總監(jiān)Flavio Benetti說，“這些處理器內(nèi)核顯示出來的如此高的時鐘速率和可擴展性使他們成為替代RTL設計的極具吸引力的方式，特別是它們可以很快的被修改以滿足特殊的應用的需求。”