新聞中心

EEPW首頁(yè) > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 多處理器系統(tǒng)芯片設(shè)計(jì):IP重用和嵌入式SOC開(kāi)發(fā)的邏輯方法

多處理器系統(tǒng)芯片設(shè)計(jì):IP重用和嵌入式SOC開(kāi)發(fā)的邏輯方法

——
作者:CEO Chris Rowen 時(shí)間:2005-09-28 來(lái)源:電子產(chǎn)品世界 收藏
 的飛速發(fā)展給SOC設(shè)計(jì)帶來(lái)新的危機(jī)。為了保持產(chǎn)品的競(jìng)爭(zhēng)力,新的通信產(chǎn)品、消費(fèi)產(chǎn)品和計(jì)算機(jī)產(chǎn)品設(shè)計(jì)必須在功能、可靠性和帶寬方面有顯著增長(zhǎng),而在成本和功耗方面有顯著的下降。

       與此同時(shí),芯片設(shè)計(jì)人員面臨的壓力是在日益減少的時(shí)間內(nèi)設(shè)計(jì)開(kāi)發(fā)更多的復(fù)雜硬件系統(tǒng)。除非業(yè)界在SOC設(shè)計(jì)方面采取一種更加有效和更加靈活的方法,否則投資回報(bào)障礙對(duì)許多產(chǎn)品來(lái)說(shuō)就簡(jiǎn)直太高了。半導(dǎo)體設(shè)計(jì)和電子產(chǎn)品發(fā)明的全球性步伐將會(huì)放緩。

       SOC設(shè)計(jì)團(tuán)隊(duì)會(huì)面臨一系列嚴(yán)峻的挑戰(zhàn):

       設(shè)計(jì)方面的努力:對(duì)于規(guī)模龐大的SOC,在設(shè)計(jì)方面所付出的努力將是巨大的。隨著設(shè)計(jì)模塊變得更加復(fù)雜,基于Verilog和VHDL的邏輯設(shè)計(jì)將會(huì)淡出主流設(shè)計(jì)方法。

       驗(yàn)證方面的困難:典型邏輯模塊的復(fù)雜度比門(mén)數(shù)的增長(zhǎng)會(huì)更加迅速,因此設(shè)計(jì)中潛在的缺陷數(shù)量也會(huì)迅速提高。設(shè)計(jì)團(tuán)隊(duì)的報(bào)告表明70%的開(kāi)發(fā)時(shí)間用于對(duì)他們的設(shè)計(jì)進(jìn)行驗(yàn)證。

       排除設(shè)計(jì)缺陷的成本:設(shè)計(jì)團(tuán)隊(duì)越大,NRE費(fèi)用越高,利潤(rùn)和市場(chǎng)份額損失就越大,這都使避免設(shè)計(jì)缺陷的成本變得不可忍受。

       硬件/軟件集成時(shí)間滯后:作為系統(tǒng)開(kāi)發(fā)過(guò)程的最后一步,軟件集成通常使得整個(gè)開(kāi)發(fā)計(jì)劃延遲。對(duì)于新的產(chǎn)品開(kāi)發(fā)工程而言,硬件/軟件驗(yàn)證的滯后是一個(gè)極大風(fēng)險(xiǎn)。

       標(biāo)準(zhǔn)的變化及其復(fù)雜性:業(yè)界標(biāo)準(zhǔn)變化的次數(shù)、復(fù)雜度和費(fèi)用爆炸性的增長(zhǎng)使得現(xiàn)有的設(shè)計(jì)方法和模塊構(gòu)建技術(shù)變得過(guò)時(shí)了。一些新的復(fù)雜標(biāo)準(zhǔn)要求更大的計(jì)算吞吐量。

       盡管通用處理器能夠處理許多任務(wù),但是它們通常缺少執(zhí)行復(fù)雜數(shù)據(jù)處理任務(wù)所需要的帶寬,例如網(wǎng)絡(luò)數(shù)據(jù)包處理、視頻處理和加密。芯片設(shè)計(jì)人員渴望通過(guò)硬線邏輯來(lái)實(shí)現(xiàn)這些關(guān)鍵功能。

       摩爾定律 = 機(jī)會(huì) + 風(fēng)險(xiǎn)

      
戈登摩爾在1965年曾預(yù)測(cè)到集成電路的密度將每大約一到兩年翻一番。今天,構(gòu)建超過(guò)一百萬(wàn)門(mén)的SOC是非??赡艿摹T诮鼛啄陜?nèi),我們將會(huì)在某些復(fù)雜應(yīng)用領(lǐng)域看到用十億個(gè)晶體管構(gòu)建的芯片。不幸的是,與這些龐大芯片相關(guān)的設(shè)計(jì)任務(wù)是相當(dāng)令人害怕的。半導(dǎo)體研究公司捕捉到這種現(xiàn)象并對(duì)邏輯復(fù)雜度和設(shè)計(jì)人員生產(chǎn)效率進(jìn)行了對(duì)比,如圖1所示。

本文引用地址:http://butianyuan.cn/article/8842.htm

                                                                               圖1 

       硅片復(fù)雜度和設(shè)計(jì)人員生產(chǎn)效率之間日益增長(zhǎng)的鴻溝意味著業(yè)界需要一種新的、更加有效的方法來(lái)設(shè)計(jì)SOC ,更加有效的SOC設(shè)計(jì)途徑是多處理器系統(tǒng)芯片MPSOC(Multi-Processor System-On-Chip)設(shè)計(jì)方法。MPSOC設(shè)計(jì)方法讓設(shè)計(jì)人員靈活地在第一時(shí)間(降低開(kāi)發(fā)成本)推出芯片并且保持超前(提高產(chǎn)量和收益)。

       采用這種方法,SOC工程師可以在設(shè)計(jì)周期的早期就對(duì)各種可能的實(shí)現(xiàn)進(jìn)行更加全面和詳盡的了解。他們能夠更好地了解設(shè)計(jì)的硬件成本、應(yīng)用性能、接口、編程模型和其它重要特征。

       專用領(lǐng)域的靈活性

       由于經(jīng)濟(jì)方面的原因,系統(tǒng)設(shè)計(jì)人員不需要使用硅芯片中的全部功能。例如,一個(gè)數(shù)碼相機(jī)設(shè)計(jì)人員不需要使用同一個(gè)芯片中用于高端光網(wǎng)絡(luò)交換的功能。通過(guò)對(duì)一百個(gè)相似的設(shè)計(jì)到一萬(wàn)個(gè)設(shè)計(jì)的對(duì)比可以看出從芯片得到的不同收益是相對(duì)適度的,如圖2所示。設(shè)計(jì)人員可以非常容易地提供一個(gè)適合其應(yīng)用領(lǐng)域的芯片級(jí)設(shè)計(jì)平臺(tái),并且在該平臺(tái)上可以保持靈活性。



關(guān)鍵詞: 硅芯片技術(shù) SoC ASIC

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉