新聞中心

EEPW首頁(yè) > EDA/PCB > 業(yè)界動(dòng)態(tài) > 賽靈思:降低電子設(shè)計(jì)成本 主推目標(biāo)設(shè)計(jì)平臺(tái)

賽靈思:降低電子設(shè)計(jì)成本 主推目標(biāo)設(shè)計(jì)平臺(tái)

作者: 時(shí)間:2009-08-27 來(lái)源:中國(guó)電子報(bào) 收藏

  芯片不是全部

本文引用地址:http://butianyuan.cn/article/97542.htm

  所有從事芯片開(kāi)發(fā)的人都可以自豪地聲稱(chēng):“如今芯片在某些領(lǐng)域已成為系統(tǒng)的核心。”不過(guò),給自己的定位已經(jīng)不再局限于FGPA芯片制造商,他們給產(chǎn)品賦予了新的內(nèi)涵。不錯(cuò),在今年2月推出的Virtex-6和Sparten-6這兩款FPGA芯片分別采用了40納米和45納米工藝,僅就半導(dǎo)體工藝技術(shù)的節(jié)點(diǎn)而言,這已經(jīng)是目前最高端的技術(shù)。但這并不值得炫耀,因?yàn)镕PGA產(chǎn)業(yè)發(fā)展到今天,芯片已不能代表全部。

  FPGA企業(yè)除了要向客戶(hù)提供芯片之外,同時(shí)還會(huì)提供EDA(電子設(shè)計(jì)自動(dòng)化)開(kāi)發(fā)工具、評(píng)估板以及各種IP和參考設(shè)計(jì),而客戶(hù)在做出選擇的時(shí)候,往往會(huì)有“亂花漸欲迷人眼”的感覺(jué)。為了幫助客戶(hù)解決這種困惑,降低設(shè)計(jì)難度,推出了“目標(biāo)設(shè)計(jì)平臺(tái)”,而“目標(biāo)設(shè)計(jì)平臺(tái)”正在成為一種新的產(chǎn)品形態(tài)。

  對(duì)于各個(gè)細(xì)分的市場(chǎng),肯定都有特定的幾種典型應(yīng)用。賽靈思為這些典型應(yīng)用準(zhǔn)備好所需要的設(shè)計(jì)平臺(tái)——— 為這些應(yīng)用挑選出合適的FPGA芯片和外圍芯片,做出合適且可擴(kuò)展的演示板,準(zhǔn)備好軟件工具和高度可配置IP,提供參考設(shè)計(jì)流程。目標(biāo)設(shè)計(jì)平臺(tái)盡可能地為客戶(hù)提供底層的服務(wù),讓系統(tǒng)工程師把更多的精力用于他們的設(shè)計(jì),從而能夠進(jìn)行快速開(kāi)發(fā),以便迅速占領(lǐng)市場(chǎng)。

  資本總是追求利潤(rùn)的最大化,系統(tǒng)廠(chǎng)商在爭(zhēng)搶產(chǎn)品上市時(shí)間的同時(shí)也決不會(huì)忘記降低成本。對(duì)FPGA企業(yè)而言,幫助他們的客戶(hù)降低產(chǎn)品TCO(整體成本)也是分內(nèi)之事。


上一頁(yè) 1 2 下一頁(yè)

關(guān)鍵詞: 賽靈思 FPGA IC設(shè)計(jì)

評(píng)論


相關(guān)推薦

技術(shù)專(zhuān)區(qū)

關(guān)閉