首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> 內核優(yōu)化

內核優(yōu)化 文章 進入內核優(yōu)化技術社區(qū)

Tensilica和Virage推出針對鉆石處理器內核優(yōu)化的IP設計工具包

  •  Tensilica和Virage Logic( 納斯達克: VIRL)日前聯(lián)手推出16種專為Tensilica公司鉆石系列標準處理器特別設計的針對內核優(yōu)化的IP Kit，分別采用了TSMC 130納米 和90納米 G 制造工藝。 這些最新的針對內核優(yōu)化的IP Kit由Virage Logic公司 ASAP(面積,速度和功耗) 存儲器和ASAP 邏輯IP核組
  • 關鍵字： IP設計  Tensilica  Virage  單片機  工具包  內核優(yōu)化  嵌入式系統(tǒng)  鉆石處理器  
共2條 1/1 1

內核優(yōu)化介紹

您好，目前還沒有人創(chuàng)建詞條內核優(yōu)化!
歡迎您創(chuàng)建該詞條，闡述對內核優(yōu)化的理解，并與今后在此搜索內核優(yōu)化的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網安備11010802012473