首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> 加權(quán)均值算法

基于FPGA的四通道視頻縮放引擎的研究及設(shè)計

  • 設(shè)計了一種可實現(xiàn)4路視頻信號縮放和幀率轉(zhuǎn)換的電路架構(gòu)。視頻信號依次經(jīng)過縮小模塊、幀率轉(zhuǎn)換模塊以及放大模塊，有效地減少了幀率轉(zhuǎn)換對存儲器帶寬的需求。
  • 關(guān)鍵字： 幀率轉(zhuǎn)換  加權(quán)均值算法  FPGA  
共1條 1/1 1

加權(quán)均值算法介紹

您好，目前還沒有人創(chuàng)建詞條加權(quán)均值算法!
歡迎您創(chuàng)建該詞條，闡述對加權(quán)均值算法的理解，并與今后在此搜索加權(quán)均值算法的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473