去耦電容文章進(jìn)入去耦電容技術(shù)社區(qū)

各位電子工程師怎么區(qū)分去耦電容和旁路電容？

今天想和各位電子工程師一起探討一下怎么區(qū)分去耦電容和旁路電容？本來是想自己講一下的，但發(fā)現(xiàn)大佬太多，并且都通俗易懂，我就把分析得很好地總結(jié)在一起，供大家討論和學(xué)習(xí)。什么是去耦電容和旁路電容？大佬A 匡國華老師：旁路電容，站在芯片的角度，一般都是輸入端的濾波。旁路電容把接收來的信號，留下自己需要的，旁路掉高頻噪聲。旁路電容去藕電容，一般是指信號的輸出端的濾波電容旁路電容和去耦電容因為芯片本身是打算產(chǎn)生一個完美的信號，但是里邊其他部分的電路太多了，有一部分噪聲會“耦合”到它制造的這個信號線上去，輸出后用電容把
關(guān)鍵字：去耦電容旁路電容電路保護

尖峰電流與pcb布局時的去耦電容

峰電流的形成：數(shù)字電路輸出高電平時從電源拉出的電流Ioh和低電平輸出時灌入的電流Iol的大小一般是不同的，即：Iol＞Ioh。以下圖的TTL與非門為例說明尖峰電流的形成：輸出電壓如右圖（a）所示，理論上電源電流的波形如右圖（b），而實際的電源電流保險如右圖（c）。由圖（c）可以看出在輸出由低電平轉(zhuǎn)換到高電平時電源電流有一個短暫而幅度很大的尖峰。尖峰電源電流的波形隨所用器件的類型和輸出端所接的電容負(fù)載而異。產(chǎn)生尖峰電流的主要原因是：輸出級的T3、T4管短設(shè)計內(nèi)同時導(dǎo)通。在與非門由輸出低電平轉(zhuǎn)向高電平的過程中
關(guān)鍵字：尖峰電流 pcb布局去耦電容

常見的去耦電容的一些使用方法的詳細(xì)解析

在科學(xué)技術(shù)高度發(fā)達(dá)的今天，各種各樣的高科技出現(xiàn)在我們的生活中，為我們的生活帶來便利，那么你知道這些高科技可能會含有的去耦電容嗎?　　前段時間有跟大家分享過去耦電容的有效使用方法——“要點一”使用多個去耦電容，今天為大家繼續(xù)介紹“要點二”降低電容的 ESL(等效串聯(lián)電感)　　在電路板布線上采取措施，使信號線的雜散電容降到最小;　　去耦電容的有效使用方法的第二個要點是降低電容的 ESL(即等效串聯(lián)電感)。雖說是“降低 ESL”，但由于無法改變單個產(chǎn)品的 ESL 本身，因此這里是指“即使容值相同，也要使用 ES
關(guān)鍵字：去耦電容濾波

一張圖搞懂為什么去耦電容要好幾種容值？

在設(shè)計普通電路時，工程師們通常關(guān)注的是電容的容值、耐壓值、封裝大小、工作溫度范圍、溫漂等參數(shù)。但是在高速電路上或電源系統(tǒng)中及一些對電容要求很高的時鐘電路中，電容已經(jīng)不僅僅是電容，是一個由等效電容、等效電阻和等效電感組成的一個電路，簡單的結(jié)構(gòu)如圖所示。在設(shè)計普通電路時，工程師們通常關(guān)注的是電容的容值、耐壓值、封裝大小、工作溫度范圍、溫漂等參數(shù)。但是在高速電路上或電源系統(tǒng)中及一些對電容要求很高的時鐘電路中，電容已經(jīng)不僅僅是電容，是一個由等效電容、等效電阻和等效電感組成的一個電路，簡單的結(jié)構(gòu)如圖所示。電容在高速
關(guān)鍵字：去耦電容

為什么總是在電路里擺兩個0.1uF和0.01uF的電容？

旁路電容（Bypass Capacitor）和去耦電容（Decoupling Capacitor）這兩個概念在電路中是常見的，但是真正理解起來并不容易。
關(guān)鍵字：旁路電容去耦電容

單片機控制板PCB設(shè)計原則

　　設(shè)計電路板最基本的過程可以分為三大步驟：電路原理圖的設(shè)計，產(chǎn)生網(wǎng)絡(luò)表，印制電路板的設(shè)計。不管是板上的器件布局還是走線等等都有著具體的要求?！　±?，輸入輸出走線應(yīng)盡量避免平行，以免產(chǎn)生干擾。兩信號線平行走線必要是應(yīng)加地線隔離，兩相鄰層布線要盡量互相垂直，平行容易產(chǎn)生寄生耦合。電源與地線應(yīng)盡量分在兩層互相垂直。線寬方面，對數(shù)字電路PCB可用寬的地線做一回路，即構(gòu)成一地網(wǎng)(模擬電路不能這樣使用)，用大面積鋪銅。　　下面這篇文章就單片機控制板PCB設(shè)計需要注意的原則和一些細(xì)節(jié)問題進(jìn)行了說明。　　1.元器件布
關(guān)鍵字： PCB 去耦電容

去耦電容器的應(yīng)用解決方法解析

去耦電容器的作用你知道嗎?在眾多電路設(shè)計的應(yīng)用中都會用到去耦電容器，但設(shè)計者也往往嫌麻煩而省略了去耦電容器的使用。不要小看去耦電容器的使用，
關(guān)鍵字：去耦電容緩沖電路 PCB

為什么IC需要自己的去耦電容？

為了保證高頻輸入和輸出。(這不是說電容能跳Hokey Cokey1。)每個集成電路(IC)都必須使用電容將各電源引腳連接到器件上的地，原因有二：防止噪聲影響其
關(guān)鍵字： IC 去耦電容

關(guān)于去耦電容的選擇

去耦電容的選擇不存在與頻率的精確對應(yīng)關(guān)系，理論上越大越好，但現(xiàn)實中所有器件都不是理想器件，不論何種電容，ESL、ESR都是必然存在的，于是實際電容
關(guān)鍵字：去耦電容

PCB布局時如何擺放及安裝去耦電容

對于電容的安裝，首先要提到的就是安裝距離。容值最小的電容，有最高的諧振頻率，去耦半徑最小，因此放在最靠近芯片的位置。容值稍大些的可以距離稍遠(yuǎn)
關(guān)鍵字： PCB布局尖峰電流去耦電容

PCB設(shè)計之那些你必須要掌握的設(shè)計要領(lǐng)

　　在設(shè)計中，布局是一個重要的環(huán)節(jié)。布局結(jié)果的好壞將直接影響布線的效果，因此可以這樣認(rèn)為，合理的布局是PCB設(shè)計成功的第一步?！　∮绕涫穷A(yù)布局，是思考整個電路板，信號流向、散熱、結(jié)構(gòu)等架構(gòu)的過程。如果預(yù)布局是失敗的，后面的再多努力也是白費?！　?、考慮整體　　一個產(chǎn)品的成功與否，一是要注重內(nèi)在質(zhì)量，二是兼顧整體的美觀，兩者都較完美才能認(rèn)為該產(chǎn)品是成功的?！　≡谝粋€PCB板上，元件的布局要求要均衡，疏密有序，不能頭重腳輕或一頭沉。　　PCB是否會有變形?　　是否預(yù)留工藝邊?　　是否預(yù)留MARK點?　　是否需
關(guān)鍵字： PCB 去耦電容

細(xì)述PCB板布局布線基本規(guī)則

　　PCB又被稱為印刷電路板(Printed Circuit Board)，它可以實現(xiàn)電子元器件間的線路連接和功能實現(xiàn)，也是電源電路設(shè)計中重要的組成部分。今天就將以本文來介紹PCB板布局布線的基本規(guī)則。　　元件布局基本規(guī)則　　1. 按電路模塊進(jìn)行布局，實現(xiàn)同一功能的相關(guān)電路稱為一個模塊，電路模塊中的元件應(yīng)采用就近集中原則，同時數(shù)字電路和模擬電路分開; 　　2.定位孔、標(biāo)準(zhǔn)孔等非安裝孔周圍1.27mm 內(nèi)不得貼裝元、器件，螺釘?shù)劝惭b孔周圍3.5mm(對于M2.5)、4mm(對于M3)內(nèi)不得貼裝元器
關(guān)鍵字： PCB 去耦電容

PCB設(shè)計中的電源信號完整性的考慮

　　在電路設(shè)計中，一般我們很關(guān)心信號的質(zhì)量問題，但有時我們往往局限在信號線上進(jìn)行研究，而把電源和地當(dāng)成理想的情況來處理，雖然這樣做能使問題簡化，但在高速設(shè)計中，這種簡化已經(jīng)是行不通的了。盡管電路設(shè)計比較直接的結(jié)果是從信號完整性上表現(xiàn)出來的，但我們絕不能因此忽略了電源完整性設(shè)計。因為電源完整性直接影響最終PCB板的信號完整性。電源完整性和信號完整性二者是密切關(guān)聯(lián)的，而且很多情況下，影響信號畸變的主要原因是電源系統(tǒng)。例如，地反彈噪聲太大、去耦電容的設(shè)計不合適、回路影響很嚴(yán)重、多電源/地
關(guān)鍵字：去耦電容 PCB

共49條 1/4 1 2 3 4 »

去耦電容介紹

什么是去耦電容 1，耦合，有聯(lián)系的意思。 2，耦合元件，尤其是指使輸入輸出產(chǎn)生聯(lián)系的元件。 3，去耦合元件，指消除信號聯(lián)系的元件。 4，去耦合電容簡稱去耦電容。 5，例如，晶體管放大器發(fā)射極有一個自給偏壓電阻，它同時又使信號產(chǎn)生壓降反饋到輸入端形成了輸入輸出信號耦合，這個電阻就是產(chǎn)生了耦合的元件，如果在這個電阻兩端并聯(lián)一個電容，由于適當(dāng)容量的電容器對交流信號較小的阻抗（這需要計算 [ 查看詳細(xì) ]