并行文章進(jìn)入并行技術(shù)社區(qū)

從并行到串行再返回：對(duì)SerDes的理解

串行化/去串行化電路，統(tǒng)稱(chēng)為SerDes，為數(shù)字通信系統(tǒng)提供了重要的好處，尤其是當(dāng)需要高數(shù)據(jù)速率時(shí)。在我工程生涯的早期，我認(rèn)為并行通信通常比串行通信更可取。我很欣賞同時(shí)移動(dòng)所有8個(gè)（或16個(gè)，或32個(gè)…）數(shù)據(jù)位的簡(jiǎn)單性和效率，使用一兩個(gè)控制信號(hào)進(jìn)行握手，而不需要復(fù)雜的同步方案。然而，不久之后，主流的數(shù)字通信協(xié)議——UART、SPI、I2C等——使用串行接口就變得很明顯了，我還注意到，用于專(zhuān)業(yè)應(yīng)用的高級(jí)協(xié)議有利于串行傳輸。盡管微控制器和中央處理器（CPU）的內(nèi)部存儲(chǔ)、檢索和處理操作需要并行數(shù)據(jù)，這意味著串行
關(guān)鍵字： 202408 SerDes 并行串行 PCB

Xilinx哈夫曼編碼系統(tǒng)設(shè)計(jì)　

在圖像處理、文件傳真、視頻壓縮編碼中，哈夫曼編碼是最常用的一種編碼方式。本文設(shè)計(jì)并實(shí)現(xiàn)了對(duì)一段數(shù)字序列進(jìn)行哈夫曼編碼并將編碼結(jié)果串行輸出的電路模塊，電路由輸入數(shù)據(jù)的排序、數(shù)據(jù)的哈夫曼編碼、數(shù)據(jù)序列編碼的結(jié)果輸出三個(gè)核心模塊組成，在Xilinx平臺(tái)上通過(guò)硬件描述語(yǔ)言實(shí)現(xiàn)該電路。仿真結(jié)果表明，該電路編碼正確，并具有較高的工作頻率和編碼效率。
關(guān)鍵字：哈夫曼編碼流水線并行 201711

基于FPGA的串并集合排序在雷達(dá)系統(tǒng)中的應(yīng)用

在雷達(dá)抗干擾處理以及空時(shí)二維處理過(guò)程中數(shù)據(jù)排序?qū)⒈夭豢擅猓趥鹘y(tǒng)的DSP、CPU等常規(guī)軟件排序已經(jīng)不能夠滿足雷達(dá)系統(tǒng)實(shí)時(shí)性要求，使用 FPGA排序的趨勢(shì)將勢(shì)不可當(dāng)。FPGA由于具有較高的并行處理能力，目前已成為雷達(dá)陣列信號(hào)處理中的主流處理器件。
關(guān)鍵字：排序 FPGA 并行串行

FPGA研發(fā)之道(9)架構(gòu)設(shè)計(jì)漫談(四)并行與復(fù)用

　　FPGA其在眾多器件中能夠被工程師青睞的一個(gè)很重要的原因就是其強(qiáng)悍的處理能力。那如何能夠做到高速的數(shù)據(jù)處理，數(shù)據(jù)的并行處理則是其中一個(gè)很重要的方式。　　數(shù)據(jù)的并行處理，從結(jié)構(gòu)上非常簡(jiǎn)單，但是設(shè)計(jì)上卻是相當(dāng)復(fù)雜，對(duì)于現(xiàn)有的FPGA來(lái)說(shuō)，雖然各種FPGA的容量都在增加，但是在有限的邏輯中達(dá)到更高的處理能力則是FPGA工程師面臨的挑戰(zhàn)。常用并行計(jì)算結(jié)構(gòu)如下圖所示：　　 ? 　　上圖中：前端處理單元負(fù)責(zé)將進(jìn)入數(shù)據(jù)信息，分配到多個(gè)計(jì)算單元中，圖中為3個(gè)計(jì)算單元(幾個(gè)根據(jù)所需的性能計(jì)算得
關(guān)鍵字： FPGA 架構(gòu)設(shè)計(jì) 并行

用FIFO實(shí)現(xiàn)DSP間的雙向并行異步數(shù)字通信

用FIFO實(shí)現(xiàn)DSP間的雙向并行異步數(shù)字通信,在多CPU的分布式信號(hào)處理系統(tǒng)中,往往涉及CPU間的通訊與數(shù)據(jù)交換,大數(shù)據(jù)量的數(shù)據(jù)傳輸一般采用DMA方式,而小數(shù)據(jù)量的數(shù)據(jù)交換采用并行接口則比較快速靈活。因此,對(duì)于傳輸速度要求較高的DSP間的小數(shù)據(jù)量的數(shù)據(jù)交換及通訊
關(guān)鍵字：異步數(shù)字通信并行雙向實(shí)現(xiàn) DSP FIFO

基于Petri網(wǎng)的并行控制器的VHDL實(shí)現(xiàn)

Petri網(wǎng)是異步并發(fā)系統(tǒng)建模與分析的一種重要工具，1962年由德國(guó)科學(xué)家C.A.Petri博士創(chuàng)立。40多年來(lái)，Petri網(wǎng)理論得到了很大的豐富和發(fā)展，其應(yīng)用領(lǐng)域也在不斷擴(kuò)大，越來(lái)越受到國(guó)際同行的重視，已成為計(jì)算機(jī)、自動(dòng)化和
關(guān)鍵字： VHDL 實(shí)現(xiàn) 控制器并行 Petri 基于

基于DSP的并行信號(hào)處理系統(tǒng)設(shè)計(jì)方案

基于DSP的并行信號(hào)處理系統(tǒng)設(shè)計(jì)方案,自數(shù)字計(jì)算機(jī)問(wèn)世以來(lái)，計(jì)算機(jī)的處理能力已經(jīng)增長(zhǎng)了100 k倍以上。然而，現(xiàn)有性能最高的計(jì)算機(jī)的計(jì)算能力仍遠(yuǎn)遠(yuǎn)不能滿足人類(lèi)對(duì)計(jì)算速度無(wú)止境的追求?！　≡诳茖W(xué)計(jì)算、地質(zhì)分析、氣象預(yù)測(cè)、仿真模擬、圖像處理以及實(shí)時(shí)
關(guān)鍵字：理系設(shè)計(jì) 方案處理信號(hào) DSP 并行基于

時(shí)鐘分配芯片在調(diào)整并行數(shù)據(jù)采集中的作用

1 經(jīng)典采樣理論模擬世界與數(shù)字世界相互轉(zhuǎn)換的理論基礎(chǔ)是抽樣定理。抽樣定理告訴我們，如果是帶限的連續(xù)信號(hào)，且樣本取得足夠密(采樣率omega;sge;2omega;M)，那么該信號(hào)就能唯一地由其樣本值來(lái)表征，且能從這些樣本
關(guān)鍵字：數(shù)據(jù) 集中作用并行調(diào)整分配芯片時(shí)鐘

基于51單片機(jī)的多機(jī)并行通信系統(tǒng)

在一些復(fù)雜的系統(tǒng)中，系統(tǒng)與分系統(tǒng)、分系統(tǒng)與設(shè)備等之間存在數(shù)據(jù)的傳遞問(wèn)題，往往采用通信的方式來(lái)解決。由于分系統(tǒng)、沒(méi)備等通信波特率的不同，特別是一些特殊波特率設(shè)備的存在，使得系統(tǒng)中設(shè)備間的相互通信不易實(shí)現(xiàn)
關(guān)鍵字：系統(tǒng) 通信并行單片機(jī) 基于

并行光發(fā)射模塊耦合技術(shù)

耦合也是光發(fā)射模塊的關(guān)鍵工藝之一，耦合的效果直接影響著出射光的性能。激光器芯片和光纖的耦合有兩種形式：即直接耦合和間接耦合。直接耦合由激光器發(fā)出的光直接進(jìn)入光纖，不經(jīng)過(guò)其他中間元件。間接耦合則在激光
關(guān)鍵字：技術(shù) 耦合模塊發(fā)射并行

并行光發(fā)射模塊的封裝技術(shù)

模塊的正常工作需要優(yōu)化的的封裝設(shè)計(jì)。一個(gè)好的封裝可以很好地保護(hù)內(nèi)部的組件，隔離外部干擾，并且還具有散熱、機(jī)械定位、提供內(nèi)部和外部的光，以及電連接等作用。設(shè)計(jì)恰當(dāng)?shù)腣CSEL可擁有超過(guò)10 GHz的自身帶寬。VCSE
關(guān)鍵字：技術(shù) 封裝模塊發(fā)射并行

并行參數(shù)測(cè)試轉(zhuǎn)向異步方式

并行測(cè)試是一種提高產(chǎn)量的常勝方法，而異步并行測(cè)試一直被認(rèn)為是一種能顯著改進(jìn)生產(chǎn)能力，同時(shí)最大限度的使用現(xiàn)有測(cè)試硬件的一種有效方式(參考文獻(xiàn) 1)，新穎之處在于將并行技術(shù)應(yīng)用于半導(dǎo)體參數(shù)測(cè)試。Keithley Ins
關(guān)鍵字：異步方式轉(zhuǎn)向測(cè)試參數(shù) 并行

單片機(jī)并行擴(kuò)展口在小型漢字顯示屏中的應(yīng)用分析

【摘　要】　結(jié)合開(kāi)發(fā)漢字LED顯示屏與教授單片機(jī)課程的體會(huì)，介紹一種利用單片機(jī)8031的并行擴(kuò)展口構(gòu)成小型漢字LED顯示屏的方法。
關(guān)鍵詞：并行口擴(kuò)展單片機(jī) 漢字LED顯示
　　
1　引言
　在車(chē)站、機(jī)場(chǎng)、商
關(guān)鍵字：顯示屏應(yīng)用分析漢字小型并行擴(kuò)展單片機(jī)

泰克混合信號(hào)示波器加快串行和并行數(shù)字信號(hào)的調(diào)試

近日，泰克公司宣布推出最新MSO3000系列混合信號(hào)示波器。新產(chǎn)品系列使嵌入式系統(tǒng)設(shè)計(jì)人員能夠僅在一臺(tái)儀器上查看和分析模擬信號(hào)、數(shù)字信號(hào)和串行信號(hào)。MSO3000系列提供了優(yōu)異的性能和價(jià)格組合，擁有4條模擬通道和16條
關(guān)鍵字：泰克混合信號(hào)示波器串行并行

基于DSP／BIOS的多信號(hào)并行處理軟件架構(gòu)設(shè)計(jì)

基于DSP／BIOS的多信號(hào)并行處理軟件架構(gòu)設(shè)計(jì),摘要利用DSP芯片設(shè)計(jì)出能夠支持多類(lèi)信號(hào)多路并行處理的軟件，可減少外圍專(zhuān)用算法芯片的使用，降低設(shè)計(jì)成本、縮小印制板尺寸、縮短開(kāi)發(fā)周期。文中介紹了一種利用DSP／BIOS操作系統(tǒng)進(jìn)行快速開(kāi)發(fā)設(shè)計(jì)的軟件架構(gòu)，不僅滿
關(guān)鍵字：軟件架構(gòu) 設(shè)計(jì) 處理并行 DSP BIOS 信號(hào) 基于