首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> 開環(huán)采樣保持電路

開環(huán)采樣保持電路 文章 進入開環(huán)采樣保持電路技術社區(qū)

一種應用于折疊/插值型ADC的高速寬帶采樣保持電路

  • 本文提出了一種基于0.18 μm BiCMOS工藝設計的開環(huán)采樣保持電路，采用了增益和失調誤差數(shù)字校準算法提升動態(tài)性能，應用于高速折疊/插值型ADC中。電路仿真和測試結果表明，在2GSPS采樣率下，折疊/插值型ADC的DNL≤±0.3LSB、INL≤±0.3LSB，有效位達到7.32位。
  • 關鍵字： 開環(huán)采樣保持電路  數(shù)字校準  折疊插值  202205  
共1條 1/1 1

開環(huán)采樣保持電路介紹

您好，目前還沒有人創(chuàng)建詞條開環(huán)采樣保持電路!
歡迎您創(chuàng)建該詞條，闡述對開環(huán)采樣保持電路的理解，并與今后在此搜索開環(huán)采樣保持電路的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網安備11010802012473