首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> 時鐘域

跨越時鐘域

  • FPGA設(shè)計可以使用多個時鐘。每個時鐘在FPGA內(nèi)部形成一個“時鐘域”，如果在另一個時鐘域中需要在一個時鐘域中生成的信號，則需要格外小心。跨時鐘域1-信號假設(shè) clkB 域中需要來自 clkA 域的信號。 它需要“同步”到 clkB 域，因此我們要構(gòu)建一個同步器設(shè)計，它從 clkA 域獲取一個信號，并在 clkB 域中創(chuàng)建一個新信號。在第一種設(shè)計中，我們假設(shè)與 clkA 和 clkB 時鐘速度相比，“信號輸入”變化緩慢。您需要做的就是使用兩個觸發(fā)器將信號從 clkA 移動到 clkB。module Sig
  • 關(guān)鍵字： FPGA  時鐘  時鐘域  

基于異步FIFO實現(xiàn)不同時鐘域間數(shù)據(jù)傳遞的設(shè)計

  • 摘    要：數(shù)據(jù)流在不同時鐘域間的傳遞一直是集成電路芯片設(shè)計中的一個重點問題。本文通過采用異步FIFO的方式給出了這個問題的一種解決方法，并采用Verilog 硬件描述語言通過前仿真和邏輯綜合完成設(shè)計。 關(guān)鍵詞：異步FIFO；時鐘域；Verilog引言當(dāng)今集成電路設(shè)計的主導(dǎo)思想之一就是設(shè)計同步化，即對所有時鐘控制器件(如觸發(fā)器、RAM等)都采用同一個時鐘來控制。但在實際的應(yīng)用系統(tǒng)中，實現(xiàn)完全同步化的設(shè)計非常困難，很多情況下不可避免地要完成數(shù)據(jù)在不同時鐘域間的傳遞(如高速模塊
  • 關(guān)鍵字： Verilog  時鐘域  異步FIFO  
共2條 1/1 1

時鐘域介紹

您好，目前還沒有人創(chuàng)建詞條時鐘域!
歡迎您創(chuàng)建該詞條，闡述對時鐘域的理解，并與今后在此搜索時鐘域的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473