首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> 有限域

基于FPGA的RS碼譯碼器的設計

  • 摘要：介紹了符合CCSDS標準的RS(255，223)碼譯碼器的硬件實現(xiàn)結構。譯碼器采用8位并行時域譯碼算法，主要包括了修正后的無逆BM迭代譯碼算法，錢搜索算法和Forney算法。采用了三級流水線結構實現(xiàn)，減小了譯碼器的時延
  • 關鍵字： RS碼  FPGA  譯碼器  有限域  改進的BM算法  
共1條 1/1 1

有限域介紹

有限域　　集合F={a，b，…}，對F的元素定義了兩種運算：“+”和“*”，并滿足以下3個條件， 　　?F1：F的元素關于運算“+”構成交換群，設其單位元素為0。 　　?F2：F\{0}的元素關于運算“*”構成交換群。即F中元素排除元素0后，關于*法構成交換群。 　　?F3：分配率成立，即對于任意元素 　　a，b，c∈F， 　　恒有 　　a*(b+c)=(b+c)*a=a*b+a*c [ 查看詳細 ]

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473