系統(tǒng)芯片fpga協(xié)同驗(yàn)證 文章 進(jìn)入系統(tǒng)芯片fpga協(xié)同驗(yàn)證技術(shù)社區(qū)

一種面向系統(tǒng)芯片的FPGA協(xié)同驗(yàn)證方法

• 隨著SOC(系統(tǒng)芯片)設(shè)計(jì)任務(wù)復(fù)雜度的提高,功能驗(yàn)證已成為系統(tǒng)設(shè)計(jì)中最大的瓶頸。對(duì)于百萬門級(jí)的SOC芯片,每次投片的NRE是巨大的,預(yù)計(jì),在未來兩年,驗(yàn)證在設(shè)計(jì)中所占的比重將達(dá)到50%以上。由于SOC系統(tǒng)普遍涉及實(shí)時(shí)環(huán)境下的應(yīng)用,現(xiàn)有的仿真工具不可能解決所有的功能驗(yàn)證問題,有必要利用FPGA在接近實(shí)時(shí)的條件下進(jìn)行軟硬件協(xié)同驗(yàn)證?；诙嗥現(xiàn)PGA實(shí)現(xiàn)的驗(yàn)證往往面臨系統(tǒng)分割的挑戰(zhàn)。盲目的、缺少優(yōu)化的系統(tǒng)分割,不僅很可能在綜合、分割、板上實(shí)現(xiàn)出現(xiàn)多次反復(fù),浪費(fèi)大量的時(shí)間,而且也難以保證FPGA驗(yàn)證結(jié)果與ASIC
• 關(guān)鍵字： 系統(tǒng)芯片F(xiàn)PGA協(xié)同驗(yàn)證