首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> 邏輯優(yōu)化

基于最佳接收的UART的設(shè)計與實現(xiàn)

  • 　　在嵌入式系統(tǒng)設(shè)計中常使用通用異步接收和發(fā)送器UART(Universal Asynchronous Receiver/Transmitter)實現(xiàn)系統(tǒng)控制信息或低速數(shù)據(jù)信息的傳輸，而UART所采用的奇偶校驗方式不具備前向糾錯能力，檢錯能力也有限，所以在設(shè)計UART時要盡可能提高其抗干擾能力，以加強系統(tǒng)的可靠性。 　　1 基于最佳接收的UART 　　目前UART中的接收器多采用如圖1所示的設(shè)計。         　　同步模塊
  • 關(guān)鍵字： UART  最佳接收  FPGA  同步模塊  邏輯優(yōu)化  
共1條 1/1 1

邏輯優(yōu)化介紹

您好，目前還沒有人創(chuàng)建詞條邏輯優(yōu)化!
歡迎您創(chuàng)建該詞條，闡述對邏輯優(yōu)化的理解，并與今后在此搜索邏輯優(yōu)化的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473