b-pci 文章進(jìn)入b-pci技術(shù)社區(qū)

PCI Express發(fā)射器一致性/調(diào)試解決方案

_____PCI-SIG 6.0規(guī)范引入了PAM4信號(hào)，旨在在保持NRZ信號(hào)向后兼容的同時(shí)實(shí)現(xiàn)64GT/s。多級（PAM4）方法為采用者和驗(yàn)證團(tuán)隊(duì)帶來了新的信號(hào)完整性挑戰(zhàn)。Tektronix的PCI Express 6.0軟件通過自動(dòng)化測試來減少這種新復(fù)雜性，確保測量的準(zhǔn)確性和可重復(fù)性。Tektronix的PCE6 (Gen6)選項(xiàng)、PCE5 (Gen5)選項(xiàng)、PCE4 (Gen4)選項(xiàng)和PCE3 (Gen 1/2/3)選項(xiàng)應(yīng)用程序?yàn)镻CI Express發(fā)射機(jī)和參考時(shí)鐘符合性測試以及根據(jù)PCI-SIG?
關(guān)鍵字： PCI Express發(fā)射器調(diào)試 Tektronix

Akamai API Security產(chǎn)品實(shí)現(xiàn)最新版PCI DSS合規(guī)，客戶數(shù)量實(shí)現(xiàn)大幅增長

負(fù)責(zé)支持和保護(hù)網(wǎng)絡(luò)生活的云服務(wù)提供商阿卡邁技術(shù)公司（Akamai Technologies, Inc.，以下簡稱：Akamai），近日宣布?API Security?產(chǎn)品已實(shí)現(xiàn)最新版（4.0?版本）的支付卡行業(yè)數(shù)據(jù)安全標(biāo)準(zhǔn)?(PCI DSS)?合規(guī)。在遵守該標(biāo)準(zhǔn)的過程中，新增了一些關(guān)于?API?的具體要求。PCI DSS是一系列安全標(biāo)準(zhǔn)，旨在確保需要存儲(chǔ)、處理或傳輸信用卡信息的企業(yè)實(shí)施了有效的安全防護(hù)措施。API?由于能夠用于
關(guān)鍵字： Akamai API Security PCI DSS

FPGA：PCI Express接口

隨著 PCI Express 在高端 FPGA 中變得司空見慣，讓我們看看 FPGA 供應(yīng)商如何輕松實(shí)現(xiàn)該技術(shù)。特別是，我們更仔細(xì)地研究了賽靈思的 PCI Express 解決方案。PCI Express 1 - 連接器PCI Express 通常有兩種尺寸：1 通道和 16 通道，其中 1 通道用于普通主板，16 通道用于顯卡。連接器1 通道連接器有 36 個(gè)觸點(diǎn)，排列成兩排，每排 18 個(gè)觸點(diǎn)。這是俯視圖。在 36 個(gè)觸點(diǎn)中，只有 6 個(gè)對數(shù)據(jù)傳輸有用，其余是電源引腳和其他輔助信號(hào)。 6 個(gè)功能觸點(diǎn)以
關(guān)鍵字： FPGA PCI Express接口賽靈思

尼得科儀器株式會(huì)社推出符合國際標(biāo)準(zhǔn)PCI PTS*1的高安全性信用卡讀卡器

尼得科株式會(huì)社的集團(tuán)公司尼得科儀器株式會(huì)社（舊日本電產(chǎn)三協(xié)）推出了符合國際安全標(biāo)準(zhǔn)PCI PTS POI(Payment Card Industry PIN Transaction Security Point Of Interaction)最新版本Ver.6的讀卡器產(chǎn)品。該國際安全標(biāo)準(zhǔn)是由國際五大支付卡品牌公司共同設(shè)立的團(tuán)體——支付卡行業(yè)安全標(biāo)準(zhǔn)委員會(huì)（PCISSC：PCI Security Standards Council）制定的。全球信用卡支付市場規(guī)模在2022年達(dá)到5,218億美元，預(yù)計(jì)今后還會(huì)
關(guān)鍵字：尼得科儀器 PCI PTS 信用卡讀卡器

PCI－Express總線接口的布線規(guī)則

PCIE是一種典型的串行總線，本文是針對PCI-E接口的布線規(guī)則，這些規(guī)則是很多芯片廠商的設(shè)計(jì)指導(dǎo)，也是很多老工程師耳熟能詳?shù)慕鹂朴衤?。PCIE是一種典型的串行總線，本文是針對PCI-E接口的布線規(guī)則，這些規(guī)則是很多芯片廠商的設(shè)計(jì)指導(dǎo)，也是很多老工程師耳熟能詳?shù)慕鹂朴衤伞?. 阻抗要求PCI-Express的接口走線阻抗在4層或6層板時(shí)必須保持100ohm差分。2.線寬和線距通過阻抗計(jì)算軟件，結(jié)合PCB疊層情況，計(jì)算出合理的走線線寬和線距。比如，微帶線情況下，差分線的寬度為5mil，差分對中2條走線的間距
關(guān)鍵字： PCI Express

PCI Express 6.0：為下一代數(shù)據(jù)中心帶來前所未有的性能

作者：Matt Jones，Rambus接口IP戰(zhàn)略營銷副總裁近二十年來，PCI Express?（PCIe?）規(guī)范一直是計(jì)算領(lǐng)域的首選互連標(biāo)準(zhǔn)。從2010年發(fā)布的PCIe 3.0開始，每一代新標(biāo)準(zhǔn)的信號(hào)傳輸速率都比上一代增加一倍，而且在滿足各種用例的帶寬需求方面遠(yuǎn)遠(yuǎn)領(lǐng)先于市場。但近年來，人工智能/機(jī)器學(xué)習(xí)（AI/ML）、高性能計(jì)算（HPC）等性能關(guān)鍵型應(yīng)用所產(chǎn)生的數(shù)據(jù)呈現(xiàn)爆發(fā)式增長，企業(yè)也紛紛上云。面對巨大的數(shù)據(jù)流量，數(shù)據(jù)中心在數(shù)據(jù)處理和數(shù)據(jù)存儲(chǔ)上正承受著極限壓力，這也使得服務(wù)器和網(wǎng)絡(luò)設(shè)備上的PCIe互
關(guān)鍵字： PCI Express 6.0 數(shù)據(jù)中心

搭載Speedster7t FPGA器件的VectorPath加速卡獲PCI-SIG認(rèn)證

高性能現(xiàn)場可編程邏輯門陣列（FPGA）和嵌入式FPGA（eFPGA）半導(dǎo)體知識(shí)產(chǎn)權(quán)（IP）領(lǐng)域的領(lǐng)導(dǎo)性企業(yè)Achronix半導(dǎo)體公司近日宣布：其搭載Speedster?7t FPGA器件的VectorPath加速卡已通過PCI-SIG認(rèn)證，并被添加到支持PCIe Gen4 x16的CEM插卡集成商列表中。VectorPath S7t-VG6加速卡設(shè)計(jì)旨在為人工智能（AI）、機(jī)器學(xué)習(xí)（ML）、網(wǎng)絡(luò)和數(shù)據(jù)中心應(yīng)用開發(fā)高性能計(jì)算和加速功能，同時(shí)縮短上市時(shí)間。VectorPath加速卡現(xiàn)已上市，可實(shí)現(xiàn)即刻下單即刻
關(guān)鍵字： Speedster7t FPGA VectorPath PCI-SIG

PCIe 7.0規(guī)范官宣：速度高達(dá)512GB/s

芯研所6月22日消息，在AMD首發(fā)PCIe 4.0后，Intel去年開始普及PCIe 5.0。PCIe 6.0規(guī)范今年初才剛剛對外公布，標(biāo)準(zhǔn)組織PCI SIG今天正式宣布開發(fā)PCIe 7.0，并前瞻了核心參數(shù)。和這幾代的變化類似，PCIe 7.0在PCIe 6.0的基礎(chǔ)上再次實(shí)現(xiàn)帶寬翻翻，達(dá)到128GT/s，x16通道雙向可以達(dá)到512GB/s。即便是SSD常走的x2/x4通道，理論峰值速度也分別提高到64GB/s和128GB/s，想象空間無限大。細(xì)節(jié)方面，PCIe 7.0和6.0一樣，采用全新的PAM4
關(guān)鍵字： PCIe PCI SIG 英特爾

Pickering Interfaces公司將在Electronica China慕尼黑上海電子展上重點(diǎn)展出PXI自動(dòng)測試模塊

2021年4月9日，于中國上海。Pickering Interfaces公司作為生產(chǎn)用于電子測試及驗(yàn)證的信號(hào)開關(guān)與仿真解決方案的領(lǐng)導(dǎo)廠商，將參加于4月14 – 16日在上海新國際博覽中心舉辦的Electronica China慕尼黑上海電子展，屆時(shí)將重點(diǎn)展出五款開關(guān)和仿真新產(chǎn)品。
關(guān)鍵字： PXI PCI

Pickering Interfaces公司推出集成了狀態(tài)監(jiān)測功能的PXI多路復(fù)用模塊，可顯示任何活動(dòng)通道

2021年3月21日，Pickering Interfaces公司作為生產(chǎn)用于電子測試及驗(yàn)證的信號(hào)開關(guān)與仿真解決方案的領(lǐng)導(dǎo)廠商，發(fā)布了一款全新的PXI多路復(fù)用模塊（40-619系列）。
關(guān)鍵字： PXI PCI

Pickering Interfaces公司推出業(yè)內(nèi)最高帶寬的新款通用PXI矩陣

Pickering Interfaces公司作為生產(chǎn)用于電子測試及驗(yàn)證的信號(hào)開關(guān)與仿真解決方案的領(lǐng)導(dǎo)廠商，于今日發(fā)布了業(yè)內(nèi)帶寬最高的通用PXI矩陣。
關(guān)鍵字： PXI PCI

Pickering Interfaces公司發(fā)布兩款新的第三代PXI Express（PXIe）機(jī)箱為PXI應(yīng)用提供最高的靈活性

2021年1月6日，Pickering Interfaces公司發(fā)布了新款8槽和18槽的PXIe機(jī)箱，用于高性能的臺(tái)面或機(jī)架安裝的應(yīng)用。
關(guān)鍵字： PXI PCI

AMD可能會(huì)推出Big Renoir，有更多的CU和PCI-E通道，面向工作站平臺(tái)

AMD近日發(fā)布了2020年Q2的財(cái)報(bào)，收入同比上升了26%，錄得了近12年來最高的消費(fèi)級處理器銷量紀(jì)錄，這其中很大一部分要?dú)w功于銳龍4000系列的筆記本處理器，現(xiàn)在的7nm Renoir APU固然強(qiáng)大，但AMD表示今年下半年依然會(huì)加速AMD在筆記本方面的業(yè)務(wù)，有消息指出AMD正在準(zhǔn)備一款“Big Renoir”處理器。YouTube頻道Moore's Law Is Dead指出，這個(gè)Big Renoir可能是AMD的銳龍PRO移動(dòng)工作站處理器，與現(xiàn)有的Renoir核心相比，Big
關(guān)鍵字： AMD Big Renoir CU PCI-E

PCIe 6.0準(zhǔn)正式版本周敲定：8倍帶寬

本周，PCI-SIG組織將發(fā)布PCIe 6.0最新標(biāo)準(zhǔn)草案，版本號(hào)可能是v0.7或者0.9，可以說是準(zhǔn)正式版了。今年2月，v0.5版本簽署，但僅屬于初始草案規(guī)范。按計(jì)劃，1.0正式版將在2021年正式發(fā)布，而等它大規(guī)模在PC產(chǎn)品中應(yīng)用恐怕得2023到2024年了?？赡苡芯W(wǎng)友疑問，PCIe 4.0不是才剛剛鋪開，怎么5.0、6.0的節(jié)奏如此之快。事實(shí)上，這是因?yàn)?.0標(biāo)準(zhǔn)出臺(tái)太晚，距離2010年的3.0規(guī)范間隔了7年之久，而PCI-SIG組織又急于恢復(fù)8年兩版標(biāo)準(zhǔn)的既定節(jié)奏……據(jù)悉，PCIe 6.0向下兼容
關(guān)鍵字： PCIe 6.0 PCI-SIG

通往工業(yè)4.0的經(jīng)濟(jì)可行之路

不久之前，工業(yè)4.0還僅只是個(gè)流行概念，但今天它正在全球成為現(xiàn)實(shí)。使用智能機(jī)械、系統(tǒng)和設(shè)備可帶來許多優(yōu)勢，這包括MRO（維護(hù)、維修和運(yùn)營）服務(wù)的轉(zhuǎn)型，以實(shí)現(xiàn)預(yù)測性維護(hù)及其節(jié)約相關(guān)成本。但是，對于不能完全更換機(jī)械以實(shí)現(xiàn)工業(yè)4.0兼容性的企業(yè)，又有哪些選擇呢？許多制造商將受到此種策略成本的限制，需要將現(xiàn)有機(jī)器進(jìn)行升級以使其能夠支持工業(yè)4.0。本文探討了升級舊設(shè)備以實(shí)現(xiàn)智能運(yùn)營背后的可選之項(xiàng)。瀏覽新機(jī)械供應(yīng)商的手冊或網(wǎng)站，可以發(fā)現(xiàn)當(dāng)今大多數(shù)產(chǎn)品都帶有諸如“智能就緒”、“支持物聯(lián)網(wǎng)”或“兼容工業(yè)4.0”之類的標(biāo)簽
關(guān)鍵字： PoE PCI