首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> ml-561

賽靈思推出新型完整FPGA解決方案 簡化存儲器接口設(shè)計

  • 　　全球可編程解決方案領(lǐng)導(dǎo)廠商賽靈思公司日前宣布推出支持DDR2?SDRAM接口的低成本Spartan-3A?FPGA開發(fā)套件、支持多種高性能存儲器接口(I/Fs)的Virtex-5?FPGA?開發(fā)平臺(ML-561)?，以及存儲器接口生成器(MIG)軟件1.7版本。這些完整的解決方案使FPGA用戶能夠快速實施并驗證在不同數(shù)據(jù)速率和總線寬度下的專用存儲器接口設(shè)計，從而加快產(chǎn)品的上市時間。　　這些包括器件特性描述、數(shù)據(jù)輸入電路以及存儲器控制器的解決方案，均已
  • 關(guān)鍵字： Xilinx  FPGA  ML-561  
共1條 1/1 1

ml-561介紹

您好，目前還沒有人創(chuàng)建詞條ml-561!
歡迎您創(chuàng)建該詞條，闡述對ml-561的理解，并與今后在此搜索ml-561的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473