dac 文章進入dac技術(shù)社區(qū)

小梅哥和你一起深入學習FPGA之DAC驅(qū)動

　　本實驗中，我們使用FPGA來驅(qū)動了一片DAC芯片TLC5620，該芯片的特性如下所示：　　TLC5620特性：　　4路8位電壓輸出; 　　單電源5V供電; 　　串行接口; 　　參考電壓輸入高阻; 　　可編程的1次或2次輸出范圍; 　　同時更新的能力; 　　內(nèi)部自帶上電復位功能; 　　低功耗; 　　半緩沖輸出。　　小梅哥設(shè)計的該芯片的驅(qū)動模塊的接口如下所示：　　　　各個端口定義如下：　　以下是代碼片段：　　input Clk; 　　inp
關(guān)鍵字： FPGA DAC

令人困擾的DAC輸出短時毛刺脈沖干擾

　　在DAC基礎(chǔ)知識：靜態(tài)技術(shù)規(guī)格中，我們探討了靜態(tài)技術(shù)規(guī)格以及它們對DC的偏移、增益和線性等特性的影響。這些特性在平衡雙電阻 (R-2R) 和電阻串數(shù)模轉(zhuǎn)換器 (DAC) 的各種拓撲結(jié)構(gòu)間是基本一致的。然而，R-2R和電阻串DAC的短時毛刺脈沖干擾方面的表現(xiàn)卻有著顯著的不同。　　我們可以在DAC以工作采樣率運行時觀察到其動態(tài)不是線性。造成動態(tài)非線性的原因很多，但是影響最大的是短時毛刺脈沖干擾、轉(zhuǎn)換率/穩(wěn)定時間和采樣抖動。　　用戶可以在DAC以穩(wěn)定采樣率在其輸出范圍內(nèi)運行時觀察短時毛刺脈沖干擾。圖
關(guān)鍵字： DAC DAC8881

DAC基礎(chǔ)知識：靜態(tài)技術(shù)規(guī)格

　　所有DAC之間的共性就是技術(shù)規(guī)格的定義以及說明。這篇文章將會論述靜態(tài)DAC技術(shù)規(guī)格。靜態(tài)DAC技術(shù)規(guī)格包括對DAC在DC域中所具有的特性的描述。在DC域中時，DAC的數(shù)字與模擬定時現(xiàn)象不屬于這一組技術(shù)規(guī)格。　　　　圖1 　　雖然這3個DAC拓撲互不相同，但它們的技術(shù)規(guī)格與電氣描述非常類似。　　一個主要的靜態(tài)DAC技術(shù)規(guī)格就是理想轉(zhuǎn)換函數(shù)(圖2)。在對這個普通轉(zhuǎn)換函數(shù)的圖示中，可以輕松地體會和理解零代碼、偏移、滿量程以及增益的定義。一旦你理解了上述概念，差分非線性 (D
關(guān)鍵字： DAC 靜態(tài)技術(shù)

多片高速ADC和DAC在閉環(huán)系統(tǒng)中的關(guān)鍵作用

　　引言　　在當今工業(yè)自動化應(yīng)用中，復雜的控制系統(tǒng)代替人工來操作不同的機器和過程。術(shù)語“自動化”指其智能化足以制定正確的過程決策從而實現(xiàn)目標結(jié)果的系統(tǒng)。我們這里所說的“系統(tǒng)”是指閉環(huán)控制系統(tǒng)。這些系統(tǒng)依賴于輸入至控制器的傳感器數(shù)據(jù)，提供反饋，控制器據(jù)此采取措施。這些措施就是控制器輸出的變化。通過確保高性能、高可靠性工業(yè)操作，閉環(huán)控制系統(tǒng)對于現(xiàn)代化工業(yè)4.0工廠的工業(yè)自動化和效率至關(guān)重要。　　本文討論閉環(huán)系統(tǒng)的關(guān)鍵要素，重點關(guān)注模/數(shù)轉(zhuǎn)換器(ADC)和
關(guān)鍵字： ADC DAC

通過激勵板外傳感器和負載實現(xiàn)噪聲抑制

　　在分布式系統(tǒng)中，模擬信號在傳感器或負載間來回遠程傳輸。由于信號要傳輸很長的距離，因此，噪聲抑制能力成為一個重要考慮因素：噪聲會耦合進信號中，結(jié)果使數(shù)據(jù)遭到破壞，由此產(chǎn)生不良影響。為了有效保護此類系統(tǒng)，我們必須了解預(yù)期噪聲的量級和性質(zhì)。這樣有助于明確需要采取的保護措施，以便抵消或者至少減少環(huán)境干擾水平。　　噪聲源或干擾源一般有兩種，取決于其耦合進主信號的方式：共模噪聲和差模噪聲(圖1)。　　二者中危害較小的共模噪聲會同時耦合到系統(tǒng)GND信號和激勵信號中，這主要是由電纜與真實GND間
關(guān)鍵字： GND 傳感器 DAC 放大器噪聲

基于電位器或DAC實現(xiàn)的可變頻高斜率濾波器

　　模擬可變頻濾波器要求使用可變無源器件。濾波器斜率越大，所需的可變無源器件就越多。這些元件很多時候是電位器。例如具有18dB/8倍頻斜率的低通巴特沃斯濾波器需要使用一個三組電位器。如果我們同時需要重新調(diào)諧低通和高通濾波器，那么必要的電位器電阻抽頭數(shù)量將翻倍。　　當我們需要同時重新調(diào)諧多個相同的濾波器時也是這樣。這些多組電位器非常昂貴，而且很難找到。另外一個問題是它們的群誤差，在實際使用中大約有3dB的誤差。這些電位器的體積通常也很大。另外，電位器磨損會產(chǎn)生“雜音(zipper)&rdqu
關(guān)鍵字：濾波器電位器 DAC

ADI雙通道16位DAC實現(xiàn)行業(yè)最高信號帶寬

　　Analog Devices, Inc. 全球領(lǐng)先的高性能信號處理解決方案供應(yīng)商及數(shù)據(jù)轉(zhuǎn)換器市場份額領(lǐng)先者，近日推出業(yè)內(nèi)首款面向電信系統(tǒng)制造商的2.8 GSPS雙通道16位轉(zhuǎn)換器AD9136，可滿足點對點無線回程設(shè)備的微波頻率要求。 16位AD9136和11位AD9135這兩款雙通道DAC可實現(xiàn)比競爭器件高70%的信號帶寬，同時還可幫助設(shè)計師支持日益興起的E頻段(71-76 GHz和81-86 GHz)，無線運營商采用這些頻段是為了滿足不斷增長的高速移動語音和數(shù)據(jù)傳輸需求。新轉(zhuǎn)換器最高采樣速率為2.
關(guān)鍵字： ADI DAC AD9136

理解JESD204B協(xié)議

　　在使用我們的最新模數(shù)轉(zhuǎn)換器 (ADC) 和數(shù)模轉(zhuǎn)換器 (DAC) 設(shè)計系統(tǒng)時，我已知道了很多有關(guān) JESD204B 接口標準的信息，這些器件使用該協(xié)議與 FPGA 通信。此外，我還在 E2E 上的該欄目下閱讀了各種技術(shù)文章及其它博客文章，明白了為什么 JESD204B 是 LVDS 和 CMOS 接口的后續(xù)產(chǎn)品。　　有一個沒有深入討論的主題就是解決 ADC 至 FPGA 和 FPGA 至 DAC 鏈路問題的協(xié)議部分，這兩種鏈路本來就是相同的 TX 至 RX 系統(tǒng)。作為一名應(yīng)用工程師，我所需要的就是
關(guān)鍵字： JESD204B FPGA DAC

工業(yè) DAC：3 線模擬輸出的演變

　　　　圖 1 　　圖 1 是 3 線模擬輸出模塊圖。該模塊使用雙通道 DAC8562 數(shù)模轉(zhuǎn)換器 (DAC) 驅(qū)動支持高電壓、36V OPA192 運算放大器的電壓與電流輸出級。　　電流輸出是一個雙級、高側(cè)、電壓至電流轉(zhuǎn)換器。由放大器 A2、MOSFET Q2 和檢測電阻器 RB 組成的第二級電路可為負載提供輸出電流。A2 可在反相輸入節(jié)點上感測整個 RB 上的壓降，從而可通過負反饋調(diào)節(jié)輸出電流。這樣可確保其等于應(yīng)用在非反相輸入端的電壓。　　如果單獨使用該級，高側(cè)電源上
關(guān)鍵字：德州儀器 DAC 電流轉(zhuǎn)換器

16 位、2.5Gsps DAC 提供 74dB 無寄生動態(tài)范圍

　　凌力爾特公司 (Linear Technology Corporation) 推出 16 位 2.5Gsps 數(shù)模轉(zhuǎn)換器 (DAC) LTC2000，該器件具出色的頻譜純度，在 200MHz 輸出時 SFDR 為 74dBc，輸出頻率從 DC 至 1GHz 時 SFDR 優(yōu)于 68dBc，這比同類的 14 位 DAC改進了 12dB。LTC2000 具低相位噪聲和很寬的 2.1GHz -3dB 輸出帶寬，在高端儀表、寬帶通信、測試設(shè)備、有線電視 DOCSIS CMTS 以及雷達應(yīng)用中，能夠?qū)崿F(xiàn)寬帶或高
關(guān)鍵字：凌力爾特 DAC LTC2000

基于立體封裝技術(shù)的復合電子系統(tǒng)模塊應(yīng)用

　　摘要：本文在SIP立體封裝技術(shù)的基礎(chǔ)上，設(shè)計了基于DSP、FPGA的復合電子系統(tǒng)模塊。重點介紹了模塊的功能構(gòu)成及模塊接口應(yīng)用，為基于SIP小型化封裝的復合電子系統(tǒng)(功能可訂制)提供應(yīng)用基礎(chǔ)。　　引言　　隨著電子技術(shù)的發(fā)展對系統(tǒng)模塊小型化高可靠性提出了更高的要求。復合電子系統(tǒng)模塊是歐比特公司推出的一款SIP模塊，其將特定(可定制)的電子系統(tǒng)功能模塊采用立體封裝技術(shù)制作而成。本文介紹了基于DSP、FPGA的復合電子系統(tǒng)模塊OBT-MCES-01的功能構(gòu)成以及應(yīng)用方法。　　1 SIP簡介　　
關(guān)鍵字：復合電子系統(tǒng) DSP FPGA ADC DAC RS422 CAN 201409

解析高速ADC和DAC與FPGA的配合使用

　　許多數(shù)字處理系統(tǒng)都會使用FPGA，原因是FPGA有大量的專用DSP以及block RAM資源，可以用于實現(xiàn)并行和流水線算法。因此，通常情況下，F(xiàn)PGA都要和高性能的ADC和DAC進行接口，比如e2v EV10AQ190低功耗四通道10-bit 1.25 Gsps ADC和EV12DS130A內(nèi)建4/2:1 MUX的低功耗12-bit 3 Gsps DAC。通常情況下，這些轉(zhuǎn)換器的采樣率都達到了GHz的級別。對工程師團隊來說，除了混合信號電路板布局之外，理解和使用這些高性能的設(shè)備也是一個挑戰(zhàn)。　　
關(guān)鍵字： ADC DAC FPGA

高速數(shù)模轉(zhuǎn)換器求和模塊如何幫助您

　　TI 最近推出了幾款 JESD204B 數(shù)模轉(zhuǎn)換器 (DAC) ，其中包含的求和模塊是高速四通道 DAC 的最新功能。它位于內(nèi)插濾波器及復合混頻器后面的信號路徑中，可幫助兩個復合數(shù)字路徑在進行模擬轉(zhuǎn)換之前加在一起。　　我能使用求和模塊做什么? 　　如果您需要使用一個發(fā)送器同時發(fā)送兩個不同的頻帶(例如采用一個寬帶發(fā)送器發(fā)送兩個不同的蜂窩頻帶),那這個功能就很適合您。求和模塊可承擔 FPGA 中的頻率分離創(chuàng)建工作，將該工作交由 DAC 完成。　　圖 1 是 DAC38J84 中的四個數(shù)字路徑，稱
關(guān)鍵字：數(shù)模轉(zhuǎn)換器 DAC DAC38J84

Maxim Integrated利用單片可配置數(shù)據(jù)轉(zhuǎn)換器替代20個分立元件

　　Maxim Integrated Products, Inc. (NASDAQ: MXIM)推出采用PIXI™最新混合信號技術(shù)設(shè)計的MAX11300，使工程師能夠隨意配置20路ADC、20路DAC或20路高壓數(shù)字I/O引腳。　　廠商針對不同應(yīng)用推出的器件往往靈活性差，且編程難度大。MAX11300 PIXI是業(yè)內(nèi)首款可配置的20通道、-10V至+10V高壓混合信號數(shù)據(jù)轉(zhuǎn)換器，可理想用于基站、工業(yè)控制和自動化等需要多路混合信號的復雜應(yīng)用。MAX11300 PIXI自帶的圖形用戶界面軟件允
關(guān)鍵字： Maxim Integrated PIXI DAC ADC

16 通道、16 位 ±10V SoftSpan DAC 驅(qū)動 10mA 和 1000pF 負載

加利福尼亞州米爾皮塔斯 (MILPITAS, CA) – 2014 年 6 月 16 日 – 凌力爾特公司 (Linear Technology Corporation) 推出 16 通道、16 位電壓輸出數(shù)模轉(zhuǎn)換器 (DAC) LTC2668-16，該器件具備 SoftSpanTM 輸出，每個器件都可獨立配置為 5 種可選和可高達 ±10V 的單極性或雙極性輸出范圍。每個軌至軌 DAC 輸出都能夠以保證的負載調(diào)節(jié)提供或吸收 10mA 電流，而驅(qū)動高達 1000pF
關(guān)鍵字： Linear DAC

共334條 5/23 |‹ « 3 4 5 6 7 8 9 10 11 12 » ›|

dac介紹

電腦對聲音這種信號不能直接處理，先把它轉(zhuǎn)化成電腦能識別的數(shù)字信號，就要用到聲卡中的DAC（數(shù)字/模擬轉(zhuǎn)換），它把聲音信號轉(zhuǎn)換成數(shù)字信號，要分兩步進行，采樣和轉(zhuǎn)換。即數(shù)／模轉(zhuǎn)裝換器，一種將數(shù)字信號轉(zhuǎn)換成模擬信號的裝置。 DAC的位數(shù)越高，信號失真就越小。圖像也更清晰穩(wěn)定。 DAC格式是英文Digital Audio Compress的簡稱，是北京豪杰縱橫網(wǎng)絡(luò)技術(shù)有限公司（以超級解霸的成功開 [ 查看詳細 ]