fpga：quartusⅡ 文章進(jìn)入fpga：quartusⅡ技術(shù)社區(qū)

CPU、MCU、FPGA、SoC這些芯片究竟是啥？漲盡姿勢

　　目前世界上有兩種文明，一種是人類社會組成的的碳基文明，一種是各種芯片組成的硅基文明——因?yàn)閹缀跛械男酒际且詥尉Ч铻樵现谱鞯模酒到y(tǒng)的總數(shù)比人類的數(shù)量還多出數(shù)十上百倍。芯片大家族里面也分各種不同類型的芯片，從古老的用電子管堆出來的成噸的邏輯門到現(xiàn)在的超級數(shù)據(jù)中心，電子技術(shù)的發(fā)展走過了一代又一代，到了今天，各種芯片更是百花齊放，芯片廠商百家爭鳴。　　　　可是，這么多芯片，按照功能分類，有專門用于計(jì)算的、有專門用于控制的、有專門用于存儲的&hell
關(guān)鍵字： FPGA SoC

使用ECP5?FPGA解決網(wǎng)絡(luò)邊緣智能、視覺和互連應(yīng)用設(shè)計(jì)挑戰(zhàn)

　　引言　　隨著傳感器、低成本攝像頭和顯示屏在當(dāng)今嵌入式設(shè)計(jì)中的使用量飛速增長，市場上出現(xiàn)了許多激動人心的全新智能和視覺應(yīng)用。與此同時，嵌入式視覺應(yīng)用的爆炸式發(fā)展也讓設(shè)計(jì)工程師對處理資源需求有了一個新的認(rèn)識。包含豐富數(shù)據(jù)的全新視頻應(yīng)用促使設(shè)計(jì)工程師重新考慮到底采用哪種器件，是專用應(yīng)用處理器(AP)、ASIC還是ASSP?然而，在某些情況下，在現(xiàn)有應(yīng)用處理器、ASIC或ASSP方面的大量軟件投入以及全新器件的高啟動成本已然成為上述應(yīng)用更新迭代的阻礙。這一次，擺在眼前的問題推動設(shè)計(jì)工程師尋求一種協(xié)處理解決方案
關(guān)鍵字： FPGA 萊迪思

基于嵌入式SoC芯片S698-T的飛參采集器設(shè)計(jì)

　韓?俊　(珠海歐比特宇航科技股份有限公司?廣東?珠海?519080)????????隨著我國航空業(yè)的發(fā)展，我國自主設(shè)計(jì)的飛機(jī)越來越多的飛行在天空中，為了記錄監(jiān)控飛機(jī)飛行過程中，飛機(jī)各種設(shè)備的參數(shù)，就需要飛行參數(shù)記錄儀器進(jìn)行實(shí)時記錄。而飛機(jī)上設(shè)備種類、接口類型、信號種類都比較多，而為了滿足多種飛機(jī)型號的需求，就需要將飛行參數(shù)采集器設(shè)備的尺寸做的比較小，使得大飛機(jī)和小飛機(jī)都能夠使用?！　?/li>
關(guān)鍵字： SoC FPGA

基于FPGA的卷積層并行加速方案

　　卷積神經(jīng)網(wǎng)絡(luò)(Convolutional?Neural?Networks)是一種主要應(yīng)用于圖像處理領(lǐng)域的人工智能算法。尤其是在計(jì)算機(jī)視覺領(lǐng)域，CNN在包括識別(recognition)、檢測(detection)、分割(segmentation)等很多任務(wù)中占主流地位?！　【矸e神經(jīng)網(wǎng)絡(luò)的基本元素：卷積層(convolutional?layer)、池化層(pooling)、激活函數(shù)(activation)、全連接層(fully-connected?layer)。卷
關(guān)鍵字： FPGA CNN

靜態(tài)哈夫曼編碼的快速硬件實(shí)現(xiàn)

　王朝馳?李成澤?史傲凱?李靖　　電子科技大學(xué)(四川?成都?610054)　　第一屆(2016-2017)全國大學(xué)生集成電路創(chuàng)新創(chuàng)業(yè)大賽全國總決賽FPGA設(shè)計(jì)方向二等獎本文所提出的方案的主要功能是連續(xù)接收256個0~9之間的任意數(shù)值，針對這256個數(shù)據(jù)完成輸入數(shù)據(jù)元素的哈夫曼編碼，最后先輸出0~9元素對應(yīng)的編碼，再按照輸入數(shù)據(jù)順序輸出各數(shù)據(jù)對應(yīng)的哈夫曼編碼。　　1?系統(tǒng)設(shè)計(jì)方案　　哈夫曼編碼的基本思想是將出現(xiàn)概率較大的數(shù)據(jù)用較短的編碼表示，而將出
關(guān)鍵字：哈夫曼編碼 FPGA

智能工業(yè)物聯(lián)網(wǎng)邊緣 (Edge)平臺的關(guān)鍵屬性（上）

　　1?IT-OT?融合方法　　工業(yè)物聯(lián)網(wǎng)?(IIoT)?指涉及邊緣設(shè)備、云應(yīng)用、傳感器、算法、安全性、保密性、大量協(xié)議庫、人機(jī)界面?(HMI)?及其它必須互操作元素的多維度緊密耦合的系統(tǒng)鏈。一些人將?IIoT?愿景描述為運(yùn)營技術(shù)?(OT)?與信息技術(shù)?(IT)?的融合，但實(shí)際上目標(biāo)更為深遠(yuǎn)。OT?應(yīng)用的時間敏感性和?IT?應(yīng)用的數(shù)據(jù)密集性要求所有這些元素融
關(guān)鍵字：工業(yè)物聯(lián)網(wǎng) FPGA

采用FPGA的以太網(wǎng)應(yīng)用

　　以太網(wǎng)連接的日益普及和不斷增加的降成本壓力，是不可阻擋的兩大網(wǎng)絡(luò)趨勢。由于網(wǎng)絡(luò)和物聯(lián)網(wǎng)(IoT)不斷擴(kuò)張，使得以太網(wǎng)端口的性能持續(xù)增加，并且應(yīng)用于更廣泛的各種產(chǎn)品。網(wǎng)絡(luò)運(yùn)營商面臨兩個巨大壓力，首先是要大幅降低資本支出(CAPEX/OPEX)，同時要提供更快性能以支持消費(fèi)者應(yīng)用，如4?K視頻和無處不在的云連接。為了幫助架構(gòu)師滿足這些市場需求，我們需要重新定義中端密度FPGA特性：低成本、低功耗，并且可以滿足通訊應(yīng)用中以太網(wǎng)互聯(lián)的性能要求?！　∵@些新市場向設(shè)計(jì)以太網(wǎng)通信設(shè)備的供應(yīng)商提出了重大的挑
關(guān)鍵字： FPGA 以太網(wǎng)

AI技術(shù)助力視頻監(jiān)控領(lǐng)域智能化發(fā)展

　　如果大家參加過2017年10月底在深圳舉辦的安博會，肯定會被如潮的人海以及玲瑯滿目的人工智能案例所震驚。毫無疑問，視頻監(jiān)控行業(yè)將迎來真正的大爆發(fā)，同時人工智能也必然會在視頻監(jiān)控行業(yè)大規(guī)模應(yīng)用?！　〗鼉赡?，得益于深度學(xué)習(xí)算法的進(jìn)步，人工智能得以飛速發(fā)展和應(yīng)用。業(yè)界有個這樣的簡單比喻：如果把打造人工智能系統(tǒng)比作造火箭，則算法是引擎，數(shù)據(jù)是燃料，加速靠的是芯片。可見，海量的數(shù)據(jù)、先進(jìn)的算法、高效的芯片是AI領(lǐng)域三大要素。在這次人工智能大浪潮中，幾乎每個芯片商都希望搭上順風(fēng)車火一把。下圖為研究機(jī)構(gòu)對未來AI芯
關(guān)鍵字： AI FPGA

大咖詳談FPGA，簡介、工作原理等

　　FPGA工作原理與簡介　　如前所述，F(xiàn)PGA是在PAL、GAL、EPLD、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為ASIC領(lǐng)域中的一種半定制電路而出現(xiàn)的，即解決了定制電路的不足，又克服了原有可編程器件門電路有限的缺點(diǎn)?！　∮捎贔PGA需要被反復(fù)燒寫，它實(shí)現(xiàn)組合邏輯的基本結(jié)構(gòu)不可能像ASIC那樣通過固定的與非門來完成，而只能采用一種易于反復(fù)配置的結(jié)構(gòu)。查找表可以很好地滿足這一要求，目前主流FPGA都采用了基于SRAM工藝的查找表結(jié)構(gòu)，也有一些軍品和宇航級FPGA采用Flash或者熔絲與反熔
關(guān)鍵字： FPGA Xilinx

據(jù)說電子工程師就易犯這20個錯，你有過嗎？

　　電子工程師指從事各類電子設(shè)備和信息系統(tǒng)研究、教學(xué)、產(chǎn)品設(shè)計(jì)、科技開發(fā)、生產(chǎn)和管理等工作的高級工程技術(shù)人才。一般分為硬件工程師和軟件工程師?！　∮布こ處煟褐饕?fù)責(zé)電路分析、設(shè)計(jì);并以電腦軟件為工具進(jìn)行PCB設(shè)計(jì)，待工廠PCB制作完畢并且焊接好電子元件之后進(jìn)行測試、調(diào)試;　　軟件工程師：主要負(fù)責(zé)單片機(jī)、DSP、ARM、FPGA等嵌入式程序的編寫及調(diào)試。FPGA程序有時屬硬件工程師工作范疇。　　錯誤一：　　這些拉高/拉低的電阻用多大的阻值關(guān)系不大，就選個整數(shù)5K吧　　點(diǎn)評：市場上不存在5K的阻值，最接近的
關(guān)鍵字： PCB FPGA

為什么說在嵌入式系統(tǒng)設(shè)計(jì)采用FPGA是理想的選擇？

　　隨著消費(fèi)電子、物聯(lián)網(wǎng)等領(lǐng)域的不斷發(fā)展，用戶需求也越來越復(fù)雜和多樣，因此我們在嵌入式系統(tǒng)設(shè)計(jì)中必須選擇合適的處理器(SoC)系統(tǒng)，當(dāng)然我們也需要考慮成本、功耗、性能、I/O資源等方面，但是隨著實(shí)踐案例的增多FPGA越來越成為嵌入式系統(tǒng)設(shè)計(jì)的主流選擇。　　Xilinx作為可編程邏輯器件(FPGA)的行業(yè)領(lǐng)導(dǎo)者提供了豐富的器件和簡捷的開發(fā)工具，下面從以下幾方面向大家介紹：　　FPGA/SoC：最早我們都采用的是純FPGA設(shè)計(jì)，利用FPGA的資源實(shí)現(xiàn)軟核處理器比如Microblaze、Picoblaze等，現(xiàn)
關(guān)鍵字： FPGA 嵌入式

高頻交易堅(jiān)強(qiáng)的后盾：基于Virtex UltraScale+FPGA的可配置的HES-HPC-HFT-XCVU9P PCIe 卡

　　高頻交易，這個名詞可能對你并不陌生，它是指那些人們無法利用的，極為短暫的市場變化中尋求獲利的自動化程序交易，高頻交易瞬息萬變，而決勝的關(guān)鍵就在于快。今天小編就給大家介紹一款A(yù)ldec最新的專門用于高頻交易的PCIe卡，由小編前面的介紹，大家一定也只知道這款卡的主打性能就是速度快，沒錯，這也就不難理解為什么Aldec的新型的面向高頻交易的HES-HPC-HET-XCVU9P?PCIe卡采用Xilinx?Virtex?UltraScale?+?VU9P&n
關(guān)鍵字： Virtex FPGA

可編程邏輯實(shí)現(xiàn)數(shù)據(jù)中心互連

　　隨著實(shí)施基于云的服務(wù)和機(jī)器到機(jī)器通信所產(chǎn)生的數(shù)據(jù)呈指數(shù)級增長，數(shù)據(jù)中心面臨重重挑戰(zhàn)?！　∵@種增長毫無減緩態(tài)勢，有業(yè)界專家預(yù)測內(nèi)部數(shù)據(jù)中心機(jī)器對機(jī)器流量將會超出所有其他類型流量多個數(shù)量級。這種顯著增長給數(shù)據(jù)中心帶來三個主要挑戰(zhàn)：　　·?數(shù)據(jù)速度?–?接收與處理數(shù)據(jù)所需的時間增強(qiáng)了數(shù)據(jù)的接收和處理能力，實(shí)現(xiàn)高速傳輸。這使數(shù)據(jù)中心可支持近乎實(shí)時的性能?！　　?數(shù)據(jù)種類?–?從圖像與視頻這樣的結(jié)構(gòu)化數(shù)據(jù)到傳感器與日志數(shù)據(jù)這樣的非結(jié)構(gòu)化數(shù)據(jù)，可將不同格
關(guān)鍵字： DCI FPGA

美高森美宣布其整個產(chǎn)品組合不受Spectre和Meltdown漏洞影響

　　致力于在功耗、安全、可靠性和性能方面提供差異化半導(dǎo)體技術(shù)方案的領(lǐng)先供應(yīng)商美高森美公司(Microsemi Corporation，紐約納斯達(dá)克交易所代號：MSCC)宣布旗下包括現(xiàn)場可編程邏輯器件(FPGA)在內(nèi)的產(chǎn)品均不受最近發(fā)現(xiàn)的x86、ARM?及其它處理器相關(guān)的安全漏洞所影響。早前安全研究人員透露全球范圍內(nèi)涉及數(shù)十億臺設(shè)備的芯片存在稱為Spectre 和 Meltdown 的主要計(jì)算機(jī)芯片漏洞?！　∶栏呱朗紫夹g(shù)官兼高級開發(fā)副總裁Jim Aral
關(guān)鍵字：美高森美 FPGA

Achronix完成其基于16nm FinFET+工藝的Speedcore eFPGA技術(shù)量產(chǎn)級測試芯片的驗(yàn)證

　　基于現(xiàn)場可編程門陣列(FPGA)的硬件加速器器件和嵌入式FPGA(eFPGA)硅知識產(chǎn)權(quán)領(lǐng)域領(lǐng)導(dǎo)性企業(yè)Achronix半導(dǎo)體公司(Achronix?Semiconductor?Corporation)日前宣布：已完成了其采用臺積電(TSMC)16nm?FinFET+工藝技術(shù)的SpeedcoreTM?eFPGA量產(chǎn)驗(yàn)證芯片的全芯片驗(yàn)證。通過在所有的運(yùn)行情況下都采用嚴(yán)格的實(shí)驗(yàn)室測試和自動測試設(shè)備(ATE)測試，驗(yàn)證了Speedcore測試芯片的完整功能?！　pee
關(guān)鍵字： Achronix FPGA