h.264 文章進入h.264技術社區(qū)

便攜式移動電視接收系統(tǒng)淺析（上）

本文簡單介紹了新一代便攜式移動電視接收標準DVB-H及移動電視的信源壓縮編碼標準，重點介紹了DVB-H系統(tǒng)的構成、時間分片技術、MPE-FEC、4K傳輸模式及使得能適應移動電視接收的幾個主要技術特點。
關鍵字：移動電視； DVB-T DVB-H；

H.264/AVC技術進展及其務實發(fā)展策略思考

隨著NGN、3G及3G演進和NGBW等對視頻、多媒體業(yè)務與網絡應用的飛速發(fā)展需求，作為視頻業(yè)務及存儲應用核心技術的高效率視頻數(shù)字壓縮編(譯碼)技術，愈來愈引起人們的關注，成為目前廣播、視頻與多媒體通信領域中的亮點與熱點。
關鍵字： H.264/AVC ITU-T 視頻壓縮

DVB-T技術手冊：DVB-T的擴展DVB-H

DVB系列標準最早由DVB項目組在上世紀90年代初提出，其地面廣播版本DVB-T(Digital Video Broadcasting-Terrestrial) 是在90年代中期開發(fā)的，并于1997年2月獲得ETSI (European Telecommunications Standards Institute ?C 歐洲電信標準委員會)的認可，成為歐洲地面數(shù)字電視廣播的標準
關鍵字： DVB-H

我視頻編碼國家標準AVS與國際標準MPEG的比較

本文從技術角度對MPEG-2的視頻標準，MPEG-4AVC/H.264和AVS視頻三個視頻標準進行對比，包括技術方案，主觀測食，客觀測試，復雜度等四個方面。
關鍵字： MPEG-2 MPEG-4 H.264 AVS

H.264中二進制化編碼器的FPGA實現(xiàn)

在對H．264標準中二進制化部分研究和分析的基礎上，提出其FPGA電路結構，采用并行結構及流水線方式設計電路。該結構經Spartan3 FPGA實現(xiàn)，其吞吐量為每周期1 bit，最大時鐘頻率為100 MHz，能夠滿足H．264中第3級及其以上檔次實時視頻編碼的要求。
關鍵字： H.264 二進制化編碼器 FPGA

FPGA與DSP協(xié)同處理系統(tǒng)設計之：典型實例-整數(shù)DCT變換的設計與實現(xiàn)

本節(jié)旨在設計實現(xiàn)了視頻壓縮標準H.264算法中的整數(shù)DCT變換部分，幫助讀者了解并行流水設計技巧在算法優(yōu)化中的作用。
關鍵字： DSP 協(xié)同處理 FPGA 整數(shù)DCT變換 H.264

面向H.264視頻編碼器的SoC驗證平臺

構建了面向H.264視頻編碼器的SoC驗證平臺，采用FPGA原型系統(tǒng)完成H.264編碼器驗證。采用Wishbone總線連接32位微處理器OR1200以及其他的必要IP核構建基本SoC平臺，并在此基礎上集成H.264硬件編碼模塊；根據(jù)H.264編碼器的數(shù)據(jù)流要求，設計了逐行輸入/宏塊順序輸出的多端口SDRAM控制器；移植了μC/OSII實時
關鍵字： H.264 視頻編碼器 SoC驗證平臺

一種面向H.264視頻編碼器的SoC驗證平臺

構建了面向H.264視頻編碼器的SoC驗證平臺，采用FPGA原型系統(tǒng)完成H.264編碼器驗證。采用Wishbone總線連接32位微處理器OR1200以及其他的必要IP核構建基本SoC平臺，并在此基礎上集成H.264硬件編碼模塊；根據(jù)H.264編碼器的數(shù)據(jù)流要求，設計了逐行輸入/宏塊順序輸出的多端口SDRAM控制器；移植了μC/OSII實時
關鍵字： H.264 視頻編碼 SoC驗證平臺軟硬件協(xié)同仿真

基于FPGA的H.264幀內預測模塊設計

提出一種能實時處理的H.264/AVC幀內預測硬件結構。通過對H.264/AVC各個預測模式的分析，設計了一個通用運算單元，提高了硬件資源的可重用性。采用4個并行運算單元計算預測值，對運算比較復雜的plane模式預處理，并設計模式預測器，加快了系統(tǒng)處理速度。硬件電路結構已通過RTL級仿真及綜合，并在Altera公司的Cyclone II FPGA平臺上進行了驗證和測試。
關鍵字： H.264幀內預測視頻解碼器 FPGA

基于H.323 高性能MCU的設計與實現(xiàn)

0 引言隨著計算機的硬件, 特別是 CPU 主頻的不斷提升, 基于軟件的音、視頻編碼效率也越來越高, 因此考慮到成本與各方面的因素, 軟件 MCU 必然成為以后的主流方向。但現(xiàn)
關鍵字： H.323 OpenH323 MCU 幀緩沖映射軟交換

基于ARM的嵌入式無線視頻監(jiān)控系統(tǒng)

介紹了一種基于ARM9高速嵌入式處理器和H.264高效壓縮算法的嵌入式3G無線視頻監(jiān)控系統(tǒng)。分析了系統(tǒng)的總體結構、硬件結構，并重點闡述了系統(tǒng)軟件的設計與實現(xiàn)。實驗結果表明，該系統(tǒng)可以達到25幀/秒CIF圖像(320×240)，實現(xiàn)了視頻流暢傳輸。
關鍵字： ARM9 H.264 視頻監(jiān)控

正確理解A/D轉換器的輸入

正確理解A/D轉換器的輸入，許多嵌入式應用都會用到A/D轉換器。然而，如果錯誤連接了A/D轉換器輸入端的電路，就會無意識的破壞A/D轉換的測量。
關鍵字： A/D 轉換器 S/H

視頻編碼講壇之H.264前世今生

隨著HDTV等高清資源的興起，H.264這個規(guī)范頻頻出現(xiàn)在我們眼前，HD-DVD和藍光DVD均計劃采用這一標準進行節(jié)目制作。而且自2005年下半年以來，無論是NVIDIA還是ATI都把支持H.264硬件解碼加速作為自己最值得夸耀的視頻技術。而數(shù)碼播放器領域也吹來了高清和H.264的風潮，國內外不少數(shù)碼播放器廠商都已經開始支持此類編碼的視頻文件，同時網絡資源的豐富程度也逐漸提升。那H.264到底是何方“神圣”呢？和傳統(tǒng)的RMVB等編碼相比，有什么先進之處嗎？
關鍵字： H.264 視頻編碼 DPCM

共291條 3/20 « 1 2 3 4 5 6 7 8 9 10 » ›|

h.264介紹

隨著HDTV的興起，H.264這個規(guī)范頻頻出現(xiàn)在我們眼前，HD-DVD和藍光DVD均計劃采用這一標準進行節(jié)目制作。而且自2005年下半年以來，無論是NVIDIA還是ATI都把支持H.264硬件解碼加速作為自己最值得夸耀的視頻技術。H.264到底是何方“神圣”呢？　　H.264，同時也是MPEG-4第十部分，是由ITU-T視頻編碼專家組（VCEG）和ISO/IEC動態(tài)圖像專家組（MPEG）聯(lián)合組 [ 查看詳細 ]