mini-lvds 文章進(jìn)入mini-lvds技術(shù)社區(qū)

如何用單個(gè)賽靈思FPGA數(shù)字化數(shù)百個(gè)信號(hào)

如何用單個(gè)賽靈思FPGA數(shù)字化數(shù)百個(gè)信號(hào)-　　在新型賽靈思 FPGA 上使用低電壓差分信號(hào)（LVDS），只需一個(gè)電阻和一個(gè)電容就能夠數(shù)字化輸入信號(hào)。由于目前這一代賽靈思器件上提供有數(shù)百個(gè) LVDS 輸入，理論上使用單個(gè) FPGA 就能夠數(shù)字化數(shù)百個(gè)模擬信號(hào)。
關(guān)鍵字：賽靈思 FPGA LVDS

未來(lái)LCD驅(qū)動(dòng)IC市場(chǎng)與技術(shù)前瞻

數(shù)字電視的發(fā)展，使人們對(duì)各種高畫(huà)質(zhì)影音設(shè)備的購(gòu)買(mǎi)需求激增。FPD TV、DVD播放器、NB、數(shù)字相機(jī)及數(shù)字?jǐn)z影機(jī)都已出現(xiàn)支持Full HD規(guī)格的產(chǎn)品。
關(guān)鍵字： LCD LVDS IC

平板顯示接口知識(shí)大解析

隨著LCD/PDP等平板顯示器的市場(chǎng)占有率不斷上漲，同時(shí)高清數(shù)字電視和投影儀等數(shù)字視頻設(shè)備的應(yīng)用越來(lái)越普遍。業(yè)界需要擴(kuò)充性更好、對(duì)產(chǎn)業(yè)標(biāo)準(zhǔn)更開(kāi)放的的數(shù)字接口技術(shù)，并可以把功能升級(jí)。
關(guān)鍵字： LCD PDP HDMI DisplayPort DVI VGA LVDS UDI HDCP HDTV

FPGA在LVDS高速互連中的應(yīng)用

高速串行互連是標(biāo)志并行數(shù)據(jù)總線(xiàn)向串行總線(xiàn)轉(zhuǎn)變的技術(shù)里程碑，這種技術(shù)是減少設(shè)計(jì)師面臨的信號(hào)阻塞問(wèn)題的方法。這種轉(zhuǎn)變是由業(yè)界對(duì)系統(tǒng)成本和系統(tǒng)擴(kuò)展能力的要求所推動(dòng)的。隨著芯片技術(shù)的發(fā)展和芯片尺寸的縮小，用速率達(dá)數(shù)千兆位的高速串行互連來(lái)取代傳統(tǒng)的并行結(jié)構(gòu)變得簡(jiǎn)單易行。
關(guān)鍵字：差分信號(hào)技術(shù) LVDS FPGA

基于FPGA的紅外成像導(dǎo)引頭信號(hào)調(diào)理卡設(shè)計(jì)

紅外成像導(dǎo)引頭采用紅外焦平面陣列探測(cè)器，易受太陽(yáng)光等雜散光的影響，評(píng)估雜散光對(duì)紅外探測(cè)器成像質(zhì)量的影響十分重要。由于導(dǎo)引頭輸出的信號(hào)一般采用LVDS或HOTLink格式傳輸，不能被雜散光測(cè)試設(shè)備直接接收，設(shè)計(jì)了一種圖像調(diào)理卡，采用FPGA為控制核心，將紅外探測(cè)器輸出的圖像信號(hào)進(jìn)行格式轉(zhuǎn)換和調(diào)理后傳輸至雜散光測(cè)試設(shè)備。
關(guān)鍵字：導(dǎo)引頭 LVDS FPGA

合適數(shù)據(jù)轉(zhuǎn)換器選擇：JESD204B與LVDS技術(shù)對(duì)比

JESD204B接口是一個(gè)串行解串器鏈路規(guī)范，允許12.5Gbps的最大數(shù)據(jù)速率傳輸。使用高級(jí)工藝（例如65nm或更小）的轉(zhuǎn)換器支持該最大數(shù)據(jù)速率，還可提高電源效率。系統(tǒng)設(shè)計(jì)人員可充分利用該技術(shù)相對(duì)于低壓差分信號(hào)（LVDS）DDR的優(yōu)點(diǎn)
關(guān)鍵字：數(shù)據(jù)轉(zhuǎn)換器 JESD204B LVDS PHY模式

基于FPGA的通用網(wǎng)絡(luò)下載器硬件設(shè)計(jì)

摘要網(wǎng)絡(luò)下載器作為航天計(jì)算機(jī)地面檢測(cè)系統(tǒng)的重要組成部分，發(fā)揮著重要的作用。文中主要介紹了網(wǎng)絡(luò)下栽器的總體設(shè)計(jì)思路，給出了硬件模塊的設(shè)計(jì)原理圖。并在PCB設(shè)計(jì)中，對(duì)于LVDS接口、高速總線(xiàn)以及疊層的設(shè)計(jì)中給出
關(guān)鍵字： LVDS 通用下載器 FPGA

FPGA與ADC數(shù)字?jǐn)?shù)據(jù)輸出的接口及LVDS應(yīng)用訣竅

現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)與模數(shù)轉(zhuǎn)換器(ADC)輸出的接口是一項(xiàng)常見(jiàn)的工程設(shè)計(jì)挑戰(zhàn)。本文簡(jiǎn)要介紹各種接口協(xié)議和標(biāo)準(zhǔn)，并提供有關(guān)在高速數(shù)據(jù)轉(zhuǎn)換器實(shí)現(xiàn)方案中使用LVDS的應(yīng)用訣竅和技巧。接口方式和標(biāo)準(zhǔn)現(xiàn)場(chǎng)可編程門(mén)陣列
關(guān)鍵字： FPGA ADC LVDS JESD204 接口方式

基于LVDS的超高速ADC數(shù)據(jù)接收設(shè)計(jì)

摘要：超高速ADC通常采用LVDS電平傳輸數(shù)據(jù)，高采樣率使輸出數(shù)據(jù)速率很高，達(dá)到百兆至吉赫茲量級(jí)，如何正確接收高速LVDS數(shù)據(jù)成為一個(gè)難點(diǎn)。本文以ADS42LB69芯片的數(shù)據(jù)接收為例，從信號(hào)傳輸和數(shù)據(jù)解碼兩方面，詳述了實(shí)
關(guān)鍵字： LVDS ADC數(shù)據(jù)接收信號(hào) 完整性FPGA

信號(hào)邏輯電平標(biāo)準(zhǔn)詳解

　　信號(hào)的邏輯電平經(jīng)歷了從單端信號(hào)到差分信號(hào)、從低速信號(hào)到高速信號(hào)的發(fā)展過(guò)程。最基本的單端信號(hào)邏輯電平為CMOS、TTL，在此基礎(chǔ)上隨著電壓擺幅的降低，出現(xiàn)LVCMOS、LVTTL等邏輯電平，隨著信號(hào)速率的提升又出現(xiàn)ECL、PECL、LVPECL、LVDS、CML等差分信號(hào)邏輯電平。　　1.信號(hào)邏輯電平參數(shù)概念定義　　邏輯電平是指數(shù)字信號(hào)電壓的高、低電平，相關(guān)參數(shù)定義如下：　　(1)輸入高電平門(mén)限Vih：保證邏輯門(mén)的輸入為高電平時(shí)所允許的最小輸入高電平，當(dāng)輸入電平高于Vih時(shí)，則認(rèn)為輸入電平為
關(guān)鍵字：邏輯電平 LVDS

iPad Mini 4拆解：確認(rèn)2GB內(nèi)存+更小容量電池

　　國(guó)外知名維修網(wǎng)站iFixit今天對(duì)iPad Mini 4進(jìn)行了拆解，確認(rèn)該平板比前代裝備了更小的電池容量。正如此前科技評(píng)測(cè)網(wǎng)站Ars Technica對(duì)其進(jìn)行的GeekBench 3測(cè)試結(jié)果，通過(guò)物理拆解確認(rèn)iPad Mini 4裝備2GB的內(nèi)存和時(shí)鐘頻率為1.5GHz的 A8處理器，這意味著該平板要比iPhone 6s/6s Plus(1.4GHz的A8處理器)性能更卓越，要比前代iPad mini 2/3所搭載的1.3GHz A7處理器有著明顯的性能提升。　　　　iFi
關(guān)鍵字： iPad Mini 4

嵌入式linux新手入門(mén)手記-修改kernel支持1024x768顯示屏

　　我的顯示屏是1024x768像素的TFT-LCD顯示屏，LVDS輸入，3路差分?jǐn)?shù)據(jù)，1路差分時(shí)鐘。　　LCD是RGB565模式。kernel之前已經(jīng)能夠驅(qū)動(dòng)一個(gè)7寸的屏幕工作，所以顯示部分的修改不是很多。　　修改源程序，增加對(duì)使用的LCD的支持。　　修改/arch/arm/mach-omap2/board-am335xevm.c和/drivers/video/da8xx-fb.c，增加對(duì)LCD的支持，主要是修改幾個(gè)數(shù)據(jù)結(jié)構(gòu)。修改board-am335xevm.c的disp_panel，lc
關(guān)鍵字： LCD LVDS

全球最小Mini PC探究，詳盡拆解“光棍一號(hào)T02”

　　去年光棍節(jié)，全球最小的Mini PC“光棍一號(hào)”橫空而出，絕佳的創(chuàng)意、強(qiáng)悍的性能再加上迷你的尺寸，讓這款產(chǎn)品在登錄京東眾籌之后獲得了巨大成功。早幾天，該產(chǎn)品團(tuán)隊(duì)帶來(lái)了光棍一號(hào)第二代“光棍一號(hào)T02”再度來(lái)襲，據(jù)設(shè)計(jì)方MeegoPad團(tuán)隊(duì)透露，該產(chǎn)品從性能、散熱、接口方面都做了巨大升級(jí)。我們拿到了一個(gè)樣機(jī)，重度拆解，透視其真相。　　在拆解之前，我們先了解一下T02的具體參數(shù)：　　　　下面是我們收到的產(chǎn)品包裝盒外觀：　　
關(guān)鍵字： Mini PC

千兆采樣ADC確保直接RF變頻

　　隨著模數(shù)轉(zhuǎn)換器(ADC)的設(shè)計(jì)與架構(gòu)繼續(xù)采用尺寸更小的過(guò)程節(jié)點(diǎn)，一種新的千兆赫ADC產(chǎn)品應(yīng)運(yùn)而生。能以千兆赫速率或更高速率進(jìn)行直接RF采樣且不產(chǎn)生交織偽像的ADC為通信系統(tǒng)、儀器儀表和雷達(dá)應(yīng)用的直接RF數(shù)字化帶來(lái)了全新的系統(tǒng)解決方案。　　最先進(jìn)的寬帶ADC技術(shù)可以實(shí)現(xiàn)直接RF采樣。就在不久前，唯一可運(yùn)行在GSPS (Gsample/s)下的單芯片ADC架構(gòu)是分辨率為6位或8位的Flash轉(zhuǎn)換器。這些器件能耗極高，且通常無(wú)法提供超過(guò)7位的有效位數(shù)(ENOB)，這是由于Flash架構(gòu)的幾何尺寸與功耗限
關(guān)鍵字： ADC RF 轉(zhuǎn)換器 LVDS FPGA

選擇合適的轉(zhuǎn)換器：JESD204B與LVDS對(duì)比

　　1 為不同應(yīng)用提供不同選擇　　對(duì)于數(shù)據(jù)轉(zhuǎn)換器的高速串行傳輸，不同的應(yīng)用有不同的選擇。十多年來(lái)，數(shù)據(jù)轉(zhuǎn)換器制造商一直選擇LVDS作為主要差分信號(hào)技術(shù)。盡管有些LVDS應(yīng)用可使用更高的數(shù)據(jù)速率，但目前該市場(chǎng)上的轉(zhuǎn)換器廠商可提供的最大LVDS數(shù)據(jù)速率仍然為0.8至1 Gbps。LVDS技術(shù)一直難以滿(mǎn)足轉(zhuǎn)換器的帶寬要求。LVDS受TIA/EIA 644A規(guī)范控制，這是一項(xiàng)LVDS核心制造商的行業(yè)標(biāo)準(zhǔn)。該規(guī)范可作為設(shè)計(jì)人員的最佳實(shí)踐指南，提高不同廠商的LVDS發(fā)送器及接收器兼容性。同樣，沒(méi)有完全遵守LVDS
關(guān)鍵字： JESD204B LVDS 轉(zhuǎn)換器 FPGA PHY