首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> mipi ip

智權(quán)半導(dǎo)體/SmartDV力助高速發(fā)展的中國RISC-V CPU IP廠商走上高質(zhì)量發(fā)展之道

  • 進入2024年，全球RISC-V社群在技術(shù)和應(yīng)用兩個方向上都在加快發(fā)展，中國國內(nèi)的RISC-V CPU IP提供商也在內(nèi)核性能和應(yīng)用擴展方面取得突破。從幾周前在杭州舉行的2024年RISC-V中國峰會以及其他行業(yè)活動和廠商活動中，可以清楚地看到這一趨勢。作為全球領(lǐng)先的IP供應(yīng)商，SmartDV也從其中國的客戶和志趣相投的RISC-V CPU IP供應(yīng)商那里獲得了一些建議和垂詢，希望和我們建立伙伴關(guān)系攜手在AI時代共同推動芯片產(chǎn)業(yè)繼續(xù)高速發(fā)展。SmartDV也看到了這一新的浪潮。上一次在行業(yè)慶祝RISC-V
  • 關(guān)鍵字： 智權(quán)  SmartDV  RISC-V  CPU IP  

燦芯半導(dǎo)體推出高性能4.5Gbps/lane MIPI D-PHY IP

  • 近日，一站式定制芯片及IP供應(yīng)商——燦芯半導(dǎo)體（上海）股份有限公司（燦芯股份，688691）宣布推出高性能4.5Gbps/lane MIPI D-PHY IP。該IP支持4條數(shù)據(jù)通道(lane)，每條通道的數(shù)據(jù)傳輸速率高達4.5Gbps, 總數(shù)據(jù)傳輸速率可達18Gbps，此解決方案可以滿足各種高速通信的需求。燦芯半導(dǎo)體的MIPI D-PHY IP具有高速率、低功耗和小面積的優(yōu)點，可以配置為MIPI主機模式和MIPI從機模式，支持攝像頭接口CSI-2和顯示接口DSI-2，并向下兼容各規(guī)范。該IP還符合MIP
  • 關(guān)鍵字： 燦芯  MIPI D-PHY  

將ASIC IP核移植到FPGA上——如何確保性能與時序以完成充滿挑戰(zhàn)的任務(wù)！

  • 本系列文章從數(shù)字芯片設(shè)計項目技術(shù)總監(jiān)的角度出發(fā)，介紹了如何將芯片的產(chǎn)品定義與設(shè)計和驗證規(guī)劃進行結(jié)合，詳細講述了在FPGA上使用IP核來開發(fā)ASIC原型項目時，必須認真考慮的一些問題。文章從介紹使用預(yù)先定制功能即IP核的必要性開始，通過闡述開發(fā)ASIC原型設(shè)計時需要考慮到的IP核相關(guān)因素，用八個重要主題詳細分享了利用ASIC IP來在FPGA上開發(fā)原型驗證系統(tǒng)設(shè)計時需要考量的因素。在上篇文章中，我們分享了第二到第四主題，介紹了使用FPGA進行原型設(shè)計時需要立即想到哪些基本概念、在將專為ASIC技術(shù)而設(shè)計的I
  • 關(guān)鍵字： ASIC IP  FPGA  SmartDV  

新思科技推出業(yè)內(nèi)首款獲得ISO/SAE 21434網(wǎng)絡(luò)安全合規(guī)認證的IP產(chǎn)品，加速汽車安全領(lǐng)域發(fā)展

  • 摘要：●? ?新思科技ARC HS4xFS處理器IP和新思科技IP開發(fā)流程均通過獨立審計機構(gòu)SGS-T?V Saar的ISO/SAE 21434認證。●? ?獲得ISO/SAE 21434認證可應(yīng)對不斷變化的網(wǎng)絡(luò)安全威脅，有助于在整個生命周期內(nèi)為汽車系統(tǒng)提供長期的安全性與可靠性?！? ?經(jīng)過安全風(fēng)險分析（SRA）認證的新思科技ARC HS4xFS處理器IP助力開發(fā)者能夠以安全的方式將IP集成到系統(tǒng)中，從而滿足ISO/SAE 21434要求?！?n
  • 關(guān)鍵字： 新思科技  ISO/SAE 21434  網(wǎng)絡(luò)安全合規(guī)認證  IP  汽車安全  

將ASIC IP核移植到FPGA上——更新概念并推動改變以完成充滿挑戰(zhàn)的任務(wù)!

  • 本系列文章從數(shù)字芯片設(shè)計項目技術(shù)總監(jiān)的角度出發(fā)，介紹了如何將芯片的產(chǎn)品定義與設(shè)計和驗證規(guī)劃進行結(jié)合，詳細講述了在FPGA上使用IP核來開發(fā)ASIC原型項目時，必須認真考慮的一些問題。文章從介紹使用預(yù)先定制功能即IP核的必要性開始，通過闡述開發(fā)ASIC原型設(shè)計時需要考慮到的IP核相關(guān)因素，用八個重要主題詳細分享了利用ASIC所用IP來在FPGA上開發(fā)原型驗證系統(tǒng)設(shè)計時需要考量的因素。在上篇文章中，我們介紹了將ASIC IP移植到FPGA原型平臺上的必要性，并對原型設(shè)計中各種考量因素進行了總體概述，分析開發(fā)A
  • 關(guān)鍵字： ASIC IP  FPGA  SmartDV  

聚焦MIPI:解讀新一代汽車高速連接標準A-PHY

  • 隨著汽車行業(yè)的快速發(fā)展，車載通信技術(shù)也在不斷進步。MIPI A-PHY作為一項新興的連接標準，專為汽車應(yīng)用設(shè)計的高速串行器-解串器（SerDes）物理層接口，正逐漸成為車載通信領(lǐng)域的明星技術(shù)。MIPI A-PHY由MIPI聯(lián)盟（Mobile Industry Processor Interface）開發(fā)，A-PHY標準的設(shè)計目的是為汽車中的攝影鏡頭、雷達、激光雷達和顯示器等高帶寬數(shù)據(jù)傳輸提供可靠且高效的連接，以滿足汽車行業(yè)對于高帶寬、低延遲和可靠數(shù)據(jù)傳輸?shù)膰栏褚?。CASE、MASS意為何物？ 
  • 關(guān)鍵字： 汽車高速連接標準  A-PHY  MIPI  

燦芯半導(dǎo)體發(fā)布通用高性能小數(shù)分頻鎖相環(huán)IP及相關(guān)解決方案

  • 一站式定制芯片及IP供應(yīng)商——燦芯半導(dǎo)體（上海）股份有限公司近日宣布成功研發(fā)出一款通用高性能小數(shù)分頻鎖相環(huán)（fractional-N PLL） IP，支持24bits高精度小數(shù)分頻，最高輸出頻率4.5Ghz，另外還支持擴頻時鐘（SSC）功能，可以為客戶提供多功能的小數(shù)分頻 PLL解決方案。PLL電路一般用于產(chǎn)生輸出頻率，輸出頻率值與PLL的參考輸入頻率呈倍數(shù)關(guān)系。小數(shù)分頻PLL通過頻率乘法比例的小數(shù)值，實現(xiàn)更精確的輸出頻率控制，從而提供更高精度和準確度的輸出頻率。SSC發(fā)生器是在一定頻率范圍內(nèi)調(diào)制時鐘信號
  • 關(guān)鍵字： 燦芯半導(dǎo)體  小數(shù)分頻  鎖相環(huán)  IP  

IC設(shè)計倚重IP、ASIC趨勢成形

  • 半導(dǎo)體制程進入2奈米，擷發(fā)科技董事長楊健盟指出，IC設(shè)計難度陡增，未來硅智財、ASIC角色將更加吃重，協(xié)助IC設(shè)計以SoC方式因應(yīng)AI新世代。楊健盟分析，過往IDM分拆晶圓代工之典范，將在IC設(shè)計上發(fā)生，AI時代IC設(shè)計大者恒大趨勢成形。 擷發(fā)科技已獲國際芯片大廠AI芯片外包訂單，楊健盟認為，現(xiàn)在芯片晶體管動輒百億個，考驗IC設(shè)計業(yè)者研發(fā)量能。大量采用基礎(chǔ)、接口IP使研發(fā)能力更能專注前段設(shè)計，海外大廠甚至將后段交由ASIC業(yè)者，未來倚重IP、ASIC趨勢只會更加明顯。中國臺灣半導(dǎo)體產(chǎn)業(yè)鏈在邏輯先進制程、先
  • 關(guān)鍵字： IC設(shè)計  IP  ASIC  

半導(dǎo)體知識產(chǎn)權(quán)市場規(guī)模將增長27.1億美元

  • 根據(jù)Technavio的報告，全球半導(dǎo)體知識產(chǎn)權(quán)（IP）市場規(guī)模預(yù)計將在2024年至2028年間增長27.1億美元。預(yù)計在預(yù)測期內(nèi)，市場的復(fù)合年增長率（CAGR）將超過7.47%。復(fù)雜芯片設(shè)計和多核技術(shù)的使用推動了市場的增長，同時納米光子集成電路（ICs）的出現(xiàn)也是一大趨勢。然而，半導(dǎo)體IP的重復(fù)使用構(gòu)成了一項挑戰(zhàn)。主要市場參與者包括Achronix Semiconductor Corp.、Advanced Micro Devices Inc.、Alphawave IP Group plc、Arm Ltd
  • 關(guān)鍵字： 半導(dǎo)體知識產(chǎn)權(quán)  IP  

Arm發(fā)布基于3nm芯片工藝的新CPU、GPU IP

  • 芯片設(shè)計公司Arm今日發(fā)布了針對旗艦智能手機的新一代CPU和GPU IP（設(shè)計方案）：Cortex-X925 CPU、Immortalis G925 GPU。新產(chǎn)品均使用了其最新的Armv9架構(gòu)，基于臺積電3nm制程工藝方案，針對終端設(shè)備在AI應(yīng)用上的性能進行設(shè)計優(yōu)化。此外還將提供軟件工具，讓開發(fā)人員更容易在采用Arm架構(gòu)的芯片上運行生成式AI聊天機器人和其他AI代碼。預(yù)計搭載最新內(nèi)核設(shè)計的手機將于2024年底上市。據(jù)官方介紹，新的CPU與GPU IP是目前旗下同類產(chǎn)品中性能最強的一代，新CPU性能提升3
  • 關(guān)鍵字： arm  CPU  GPU  IP  3nm  

西門子推出 Solido IP 驗證套件，為下一代 IC 設(shè)計提供端到端的芯片質(zhì)量保證

  • ●? ?西門子集成的驗證套件能夠在整個IC設(shè)計周期內(nèi)提供無縫的IP質(zhì)量保證，為IP開發(fā)團隊提供完整的工作流程西門子數(shù)字化工業(yè)軟件日前推出 Solido? IP 驗證套件 (Solido IP Validation Suite)，這是一套完整的自動化簽核解決方案，可為包括標準單元、存儲器和 IP 模塊在內(nèi)的設(shè)計知識產(chǎn)權(quán) (IP) 提供質(zhì)量保證。這一全新的解決方案提供完整的質(zhì)量保證 (QA) 覆蓋范圍，涵蓋所有 IP 設(shè)計視圖和格式，還可提供 “版本到版本” 的 IP 認證，能夠提升完整芯
  • 關(guān)鍵字： 西門子  Solido IP  IC設(shè)計  IC 設(shè)計  

炬芯科技的智能手表SoC采用了芯原的2.5D GPU IP

  • 芯原股份近日宣布低功耗?AIoT?芯片設(shè)計廠商炬芯科技股份有限公司（炬芯科技，?股票代碼：688049.SH）在其高集成度的雙模藍牙智能手表SoC? ATS3085S和ATS3089系列中采用了芯原低功耗且功能豐富的2.5D圖形處理器（GPU）IP。?炬芯科技的智能手表SoC ATS3085S和ATS3089系列擁有卓越的圖形顯示性能，采用2D+2.5D雙GPU硬件加速配置，支持JPEG硬件解碼，具有高幀率、低功耗等特點。該系列SoC以其高集成度，可實現(xiàn)單
  • 關(guān)鍵字： 炬芯  智能手表  芯原  2.5D GPU IP  

一文把TCP/IP協(xié)議講絕了！

  • 本文整理了一些TCP/IP協(xié)議簇中需要必知必會的十大問題，既是面試高頻問題，又是程序員必備基礎(chǔ)素養(yǎng)。一、TCP/IP模型TCP/IP協(xié)議模型（Transmission Control Protocol/Internet Protocol），包含了一系列構(gòu)成互聯(lián)網(wǎng)基礎(chǔ)的網(wǎng)絡(luò)協(xié)議，是Internet的核心協(xié)議?；赥CP/IP的參考模型將協(xié)議分成四個層次，它們分別是鏈路層、網(wǎng)絡(luò)層、傳輸層和應(yīng)用層。下圖表示TCP/IP模型與OSI模型各層的對照關(guān)系。TCP/IP協(xié)議族按照層次由上到下，層層包裝。最上面的是應(yīng)用層
  • 關(guān)鍵字： TCP  IP  協(xié)議  程序員  

銳成芯微亮相北京車展 發(fā)布應(yīng)用于wBMS的藍牙RF IP

  • 25日，北京國際車展火熱開幕，銳成芯微攜旗下車規(guī)級IP亮相車展中國芯展區(qū)，并發(fā)布應(yīng)用于wBMS（無線電池管理系統(tǒng)）的車規(guī)級藍牙RF IP。銳成芯微亮相2024北京車展中國芯展區(qū)（左）隨著電動汽車和新能源市場的快速發(fā)展，電池管理系統(tǒng)的需求也在不斷增加。無線電池管理系統(tǒng)（wBMS）作為提升電池性能、安全性和可靠性的關(guān)鍵技術(shù)之一，正逐漸成為汽車廠商、特別是頭部汽車廠商的關(guān)注焦點。而車規(guī)級藍牙RF IP作為wBMS中的重要組成部分，結(jié)合了藍牙的通信能力和RF IP的定位功能，為實現(xiàn)安全可靠的電池管理保駕護航。立足
  • 關(guān)鍵字： 銳成芯微  wBMS  藍牙RF  IP  

嘉楠基于RISC-V的端側(cè)AIoT SoC采用了芯原的ISP IP和GPU IP

  • 芯原股份（芯原）近日宣布嘉楠科技（嘉楠）全球首款支持RISC-V Vector 1.0標準的商用量產(chǎn)端側(cè)AIoT芯片K230集成了芯原的圖像信號處理器（ISP）IP ISP8000、畸變矯正（DeWarp）處理器IP DW200，以及2.5D圖形處理器（GPU）IP GCNanoV。該合作極大地優(yōu)化了高精度、低延遲的端側(cè)AIoT解決方案，可廣泛適用于各類智能產(chǎn)品及場景，如邊緣側(cè)大模型多模態(tài)接入終端、3D結(jié)構(gòu)光深度感知模組、交互型機器人、開源硬件，以及智能制造、智能家居和智能教育相關(guān)硬件設(shè)備等。芯原的ISP
  • 關(guān)鍵字： 嘉楠  RISC-V  AIoT SoC  芯原  ISP IP  GPU IP  
共842條 1/57 1 2 3 4 5 6 7 8 9 10 » ›|

mipi ip介紹

您好，目前還沒有人創(chuàng)建詞條mipi ip!
歡迎您創(chuàng)建該詞條，闡述對mipi ip的理解，并與今后在此搜索mipi ip的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473